1、引言
随着集成电路(IC)技术进入深亚微米时代,片上系统SoC(System-on-a-Chip)以其显著的优势成为当代IC设计的热点。基于软硬件协同设计及IP复用技术的片上系统具有功能强大、高集成度和低功耗等优点,可显著降低系统体积和成本,缩短产品上市的时间。IP核是SoC设计的一个重要组成部分,已成为目前微电子设计的热点和主要方向[1]。图3 发送模块的仿真波形
3 UART 核的仿真、验证与综合、优化图4 基于testbench 的仿真流程
3.2 UART 核的综合、优化表1 接收/发送模块综合得出的功耗、面积、时序等参数
4 结束语欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |