图一:分布式协同处理架构。
替代的协同处理组件包括从数码讯号处理器(DSP),ㄧ直到固定功能的硬件加速器等各种可程序化的核心。图二:协同处理器架构。
一个或多个协同处理器可从应用程序进行同步,图三显示单一协同处理器的同步流程。图三:协同处理器合成流程。
从可执行的二进工艺序开始,任何编译语言以及其编译的程序都可进行加速。包括C语言以及经过最佳化的组译语言,而此阶段不需要原始码。图四:加密协同处理器架构分析。
经储存后转送的安全应用提供一个协同处理器同步的实例。应用透过网络联机会收到经过加密的文件。经过解密后加以检查并加入特定的信息,最后把修改过的文件进行加密再转传至下一个目的地。图五:储存后转送的安全架构,以AES加密标准作初始加密算法。
一个开放原始码的程序被编译到ARM7核心处理器,此程序码经过对应并选择了想要分担的加密功能。经过同步后,协同处理器产生的协同候选方案如图六所示。图六:AES加密协同处理器选项组合。
AES算法的执行速度比原始的ARM7功能加快了3.6倍。协同处理器需要45k个逻辑闸以及21k的存储器作为资料与指令的快取存储器。经常等候加密单元的处理器模块可分担协同处理器的加密运算作业,让ARM的整体处理负荷降低36%。图七:AES与Blowfish算法比较。
客制化发展欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |