电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]CPLD管脚连接问题 [打印本页]

作者: zhantao 时间: 2007-1-12 12:33 标题: [求助]CPLD管脚连接问题

我是新手，对CPLD还是不熟悉，我采用Altera EPM7128SLC84-15 芯片，将光栅读书头得到的数据（6个输入信号）送入CPLD中，在其中经过处理将数据在送入单片机，VCCINT （43PIN，3PIN）、VCCIO（78PIN，66PIN，53PIN，38PIN，26PIN，13PIN）是不是都要接电源，GNDIO（7，19，32，47，59，72，42，82）都要接地啊？急！！！！请高手指教，谢谢，附件传了我连的管脚图，是否正确？

我的qq是123290509，可以交流一下啊

[此贴子已经被作者于2007-1-12 13:17:21编辑过]

图片附件: [[求助]CPLD管脚连接问题] HcytoiXZ.jpg (2007-1-12 13:17, 107.63 KB) / 下载次数 364
http://bbs.eccn.com/attachment.php?aid=749&k=1d762721724baaa255d867307fdb3b2b&t=1716482082&sid=buiXi9

作者: 一切从零开始 时间: 2007-1-12 12:53

是的，vccint对应gndint,他们是fpga的核电压，

vccio对应gndio对应fpga的io电压，都需要供电

一般核电压都要比io电压小哦

比如说旋风2的核电压为1.2v,而io电压就根据驱动外围设备的不同，可以选择3.3,2.5,1.8等，建议你可以看看用户手册，说得都很详细

作者: zhantao 时间: 2007-1-12 13:19

很谢谢，你看一下这连法对吗

作者: caopengly 时间: 2007-1-12 13:21

QUOTE:

以下是引用一切从零开始在2007-1-12 12:53:00的发言：

是的，vccint对应gndint,他们是fpga的核电压，

vccio对应gndio对应fpga的io电压，都需要供电

一般核电压都要比io电压小哦

比如说旋风2的核电压为1.2v,而io电压就根据驱动外围设备的不同，可以选择3.3,2.5,1.8等，建议你可以看看用户手册，说得都很详细

同意楼上的观点，我在本版有上传过FPGA的电路图，和CPLD差不多，你去看看吧！

good luck

caopengly

[此贴子已经被作者于2007-1-12 13:21:34编辑过]

作者: cdbar 时间: 2007-1-12 13:47

楼上正解

作者: 一切从零开始 时间: 2007-1-12 17:21

说实话，看不清楚，不过你还是最好看一下手册吧，比较清楚地，一般还会有推荐连接方式

谢谢斑竹夸奖哦

[em04]

作者: zhantao 时间: 2007-1-14 12:26

那CPLD的晶振怎么接呢？若选用外部晶振是不是接到INPUT/GCLRn？谢谢各位了，由于比价较急所以只能问问大家了

作者: stone133 时间: 2007-1-14 21:05

外部时钟输入连接到INPUT/GCLK管脚上

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)