图1 以太网光接口结构
本文采取第一种设计方案完成10 Gb/s的CPRI高速数据传输设计。如图1所示,以太网光接口包括4部分:10GE光接口、PHY收发器、时钟模块、FPGA。其中,10GE光接口和PHY收发器是实现该10G以太网光接口的硬件设备;FPGA部分是本文设计的核心,采用Xilinx公司的 Virtex6芯片。图2 测试方案
由Xilinx公司给出的GTP的用户说明[9]可知,分别设置信号TXENPRBSTST0、TXENPRBSTST1、RXENPRBSTST0以及RXENPRBSTST1的值为01,而信号INTDATAWIDTH的值为1,其产生的伪随机数列类型为PRBS7。产生PRBS7数列的多项式为1+X6+X7,数据长度为128,其可以检验经过8b/10b转换的数据。设置信号RXPRBSERR的值为1,以检测高速数据传输过程中数据是否出现误码。设置信号PRBS_ERR_THRESHOLD0和PRBS_ERR_THRESHOLD1的值,其含义为PRBS循环检测中发生错误总数的阈值,以控制信号RXPRBSERR(0,1)。信号RXPRBSERR标志着在PRBS循环测试中检测数据错误发生的总值超过了PRBS_ERR_THRESHOLD所设置的阈值,则该信号变为1。产生的PRBS序列经过发送链路和外部链路环回,再传输到接收链路,经过相应的处理后到达PRBS检测电路,进而验证数据的正确性。其中,外部链路环回是主要是指将一根光纤的两端分别接入到10G光接口的接收与发送端,使数据本身在设计系统中环回。图3 Chipscope系统测试结果
第二部分是运用高频率范围示波器抓取FPGA输出给PHY芯片的数据,以检测该系统传输的信号质量,由示波器测试的数据传输眼图如图4所示。由于4路2.5G的传输链路配置相同且篇幅有限,只是列举出第0路传输数据的眼图。该系统传输的眼图的比特错误率(EyeBER)可达到10-45,眼高为600 mV左右。图4 高速数据传输眼图
结语欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |