标题:
vhdl和verilog能不能共存在sopc生成的一个系统中？
[打印本页]
作者:
my_zjf_
时间:
2007-1-15 17:21
标题:
vhdl和verilog能不能共存在sopc生成的一个系统中？
做了一个系统，全部是verilog组件，现有一个vhdl的组件，能不能添加到这个系统中？
作者:
kzw
时间:
2007-1-18 19:46
没有什么问题，同一组件最好用同一种语言。
作者:
caopengly
时间:
2007-2-28 22:55
可以，你使用的硬件描述语言与硬件的逻辑功能有关，与使用的语言没有关系。
就好像，在c语言中嵌入汇编语言一样。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
