电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: arm的中断体系结构（1） [打印本页]

作者: yuyang911220 时间: 2014-6-28 19:38 标题: arm的中断体系结构（1）

arm体系结构：arm920t

CPU一上电就处于 ARM 状态。
如果对于arm的CPU的工作模式和状态有疑惑：
** ARM处理器的寄存器，ARM与Thumb状态，7中运行模式

如果对arm刚上电的工作模式和状态有疑惑：**arm 上电或复位时的状态，模式

ARM异常中断处理概述

1、中断的概念
         中断是一个过程，是CPU在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程。
         因硬件原因引起的中断过程的出现是不可预测的，即随机的，而软中断是事先安排的。

2、中断源的概念

         我们把可以引起中断的信号源称之为中断源。
         arm920T中有60个中断源：

（1）外部子中断源20个：

（2）拥有15个内部子中断源的：

（4）摄像头接口：

3、中断优先级的概念

         ARM处理器中有7种类型的异常，按优先级从高到低的排列如下：
            复位异常（Reset）、
            数据异常（Data Abort）、
            快速中断异常（FIQ）、
            外部中断异常（IRQ）、
            预取异常（Prefetch Abort）、
            软件中断(SWI)、
            未定义指令异常（Undefined instruction）。

ARM异常的优先级

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)