图6 – UltraScale器件上的BRAM级联
该级联覆盖了器件上的所有整列,但最好将级联的使用限制在单个时钟区域(即12个连续BRAM)以避免时钟偏移并最大限度提升时序性能。此外,它还提供足够的灵活性,可支持该级联功能的不同实现。实际上,您既可以将多路复用器应用到位于可选寄存器前后的Block RAM数据输入端,也可以用于数据输出端。图7 – 数据交换高级架构
如欲了解有关20nmUltraScale系列的更多信息,敬请访问http://china.xilinx.com/products/silicon-devices/fpga/index.htm 。欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |