电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 支持硬核浮点DSP的FPGA或可取代高性能计算GPGPU [打印本页]

作者: 520503 时间: 2014-7-30 17:25 标题: 支持硬核浮点DSP的FPGA或可取代高性能计算GPGPU

关键字：浮点FPGA DSP GPGPU
近来，Altera公司推出业界首款浮点FPGA，它集成了硬核IEEE 754兼容浮点运算功能，提高了DSP性能、设计人员的效能和逻辑效率。据悉，硬核浮点DSP模块集成在Altera 20nm Arria 10 FPGA和SoC中，以及14nm Stratix 10 FPGA和SoC中。该新功能支持设计人员以相同的定点性能和效率在浮点中实现其算法，且不会对功耗、面积或者密度产生任何影响，也不会损失定点特性或功能。用户可以使用Altera的FPGA和SoC来满足大计算量应用需求，例如应用在高性能计算(HPC)、雷达、科学和医疗成像等领域。
精度可调DSP体系结构

“出色的性能归功于我们创新的精度可调DSP体系结构(图)。”Altera公司首席DSP产品规划经理Michael Parker表示，“该技术在每一DSP模块中包含了一个高精度加法器和单精度乘法器。这些硬核DSP模块中内置了数千个浮点运算器，在20nm系列中，Arria 10 FPGA性能从140 GigaFLOPS(GFLOPS)提升至1.5 TeraFLOPS(TFLOPS)；Altera的14nm Stratix 10 FPGA系列将使用相同的体系结构，性能扩展到10 TFLOPS。这是单个器件有史以来最高的性能指标。”

图：具有硬核浮点DSP模块的首款FPGA。

该浮点计算单元与现有精度可调定点模式实现了无缝集成。设计人员可以在其设计中使用所有定点DSP处理特性，还可以根据需要将全部设计或者部分设计更新到单精度浮点。IEEE 754浮点所有复数都位于DSP模块的硬核逻辑中，不占用可编程逻辑，即使是100%使用了DSP模块，浮点也支持定点设计中相似的时钟速率。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)