电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Vivado之嵌入式系统设计一---Vivado高效设计案例分享 [打印本页]

作者: pengpengpang 时间: 2014-8-21 21:46 标题: Vivado之嵌入式系统设计一---Vivado高效设计案例分享

据说，ISE之后会停止更新（事实还是谣言无从考证）。但是，掌握Vivado开发工具势在必行。缘由一，此处省略一万字……
Vivado提供了直观的具有强大功能的图形用户接口。所有的工具和工具选项栏使用原生的工具命令语言格式编写，这使得既能使用Vivado集成开发环境又能使用Tcl shell。相应地，Vivado有两种设计模式：Project模式和Non-Project模式。两种模式大同小异，一种是使用图形用户界面，另一种是使用Tcl脚本。除此之外，一些特性在Non-Project下不支持，具体参考UG893。相信大多网友跟我一样，习惯了windows下的图形化操作方式，所以如何使用Tcl脚本命令就不在本博文所述之列了。接下来，我会用几篇博客的篇幅跟大家一起学习一下Vivado之嵌入式系统设计。
目标：搭建一个最小的ZYNQ嵌入式系统
首先，先打开Vivado IDE，N种方法任你选；

新建工程，工程名为lab1，存储路径自定义，选中创建工程子目录（所有工程文件存放于此目录，便于管理）；

选择RTL工程类型，不选中下面的选项（选中本次不指定源文件选项，跳过创建、添加源文件页面）；

目标语言选择VHDL，仿真语言选择Mixed，连续两次Next，跳过添加已存在的IP和约束文件页面，然后选择Xilinx器件或是支持的板卡，此处选择Zedboard板卡选项；

这是建完工程以后，默认显示的界面。略显复杂，但是逻辑清晰，仔细分析，你会豁然开朗，其实就是ISE的升级版本。如果想要了解每个面板的功能，可以参考UG893；

Flow Navigator面板下选择IP Integrator—Create Block Design，输入设计名称system；

接下来，添加Zynq Processing System到设计中，a、点击Diagram面板上方的Add IP；b、点击Diagram面板左侧的Add IP工具图标；c、在Diagram面板空白处点击右键，在弹出的选项中选择Add IP。在弹出的IP目录中，搜索找到ZYNQ7 Processing System，双击该IP将其添加到设计中；

在Diagram面板顶部，运行Run Block Automation，选择processing_system7_0，配置FIXED_IO和DDR接口，此时，我们无法定制ARM核。运行完成后，一个默认配置的Zynq系统已经添加到设计中了。双击ZYNQ系统视图，用户可定制自己的Zynq系统；

配置Zynq系统，只保留UART1；

最后生成的视图如下所示：

在Sources面板，右击system.bd，选择Generate Output Products，生成设计综合、仿真、实现的相关文件。再次点击system.bd，选择Create HDL Wrapper，生成VHDL顶层模型。接下来，将硬件设计导入到SDK中（注意：导出前，处于Open Block Design模式下）File > Export > Export hardware for SDK…

接下来，就是新建应用程序工程、板级支持包等，就不详细介绍了。设置好串口，搭建好Zedboard硬件平台，就能板级测试了，最后结果如下图所示：

paodiudehaizi's blog

作者: wuzhan 时间: 2014-8-22 13:55

http://www.elecfans.com/E-Talk/351623.html 如何让嵌入式智能硬件开发如搭积木般简单
感兴趣的朋友可以去看看，有在线专家回答问题，还不错！

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)