我用xilinx 自己的core generator 生成了一个2048 X 8 的RAM块
向里面自己写了一组数据,然后再自己读出看看是否正确
发现有两个问题
        第一,在读出时,发现开始阶段总会先输出一个0数据后,再输出我的写入的数据
读出时, 这个00数据所占的时间长度跟一个写时钟长度相同
(下图中,在使能刚开始有效时,输出的数据0不是希望看到的数据,真正偶自己写入的数据是从FF开始往后的数据)
        第二, 功能仿真时,读出数据是在时钟的上升沿,为什么到了时序仿真的时候就变为下降沿读出数据了呢
( 注:我的把RAM设置为下降沿写入数据,下降沿读出数据 )

这个问题困扰了偶好几天了, 还请知道的不吝指教, 谢谢 ! 

[此贴子已经被作者于2007-2-6 11:10:06编辑过]