电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 车载网络：应用自动化设计与合成工具 [打印本页]

作者: 520503 时间: 2014-10-16 19:04 标题: 车载网络：应用自动化设计与合成工具

关键字：车载网络自动化设计汽车数据总线 ECU设计

定义网络时序

模拟汽车网络时序的第一步是准确定义ECU之间的连接。AUTOSAR提出的软件方法将所有汽车功能定义成软件组件的集合并映射到物理ECU硬件上。一个ECU可能有几个功能，而内部信号则在它们之间传递。一旦定义了连接，设计中每个对象的时序参数（如果是已知的）都可以被定义。时序信息有多个外部来源；被广泛使用的汽车标准是FIBEX——由自动化及测量系统标准化协会 (ASAM) 定义的一种基于 XML 的标准化文件格式。

示例系统的物理路径请见图1和图2。制动位监控器模块与控制器ECU相连，转而又连接到执行器上。在每个模块内部，各个软件组件也对延迟造成影响。我们将着眼于这些组件对整体系统延迟的影响。

图1：制动系统信号路径概览。

图2：采用 AUTOSAR 组件的制动系统——可定义详细的时序参数。

表2：AUTOSAR 制动示例的传输步骤。

在表2提供的示例中，端至端信号路径最长可允许100ms。从实际测量结果中我们得知，发送方需要5ms，而接收方需10ms，因此通信路径延迟最高可允许85ms。

如果使用先进的 AUTOSAR 组件编辑器，如明导的VSA COM Designer工具，可以输入路径中每个组件的时序信息，但这也是一项艰巨的任务。另一种方法是从外部数据库导入时序和连接信息。

在模拟CAN总线数据路径时，需要考虑到传输开始时的不确定性。可能出现的情况是，更高优先级的信息占用数据总线，从而造成传输延迟。因此要找出造成延迟变化的抖动因素——通常要提前知道有多少优先级较高的信号可能在总线上，这样可以尽可能精确预测抖动因素。通过这些参数和进行自动化设计规则检查 (DRC)，从第(3)步到第(7)步的最大延迟为74.5毫秒，这样的设计检查可以通过。这是“最坏情况”的测试，设计人员要相信路径延迟永远不会比这更糟，实际上会好很多。

图3：VSA COM 时序分析工具给出的典型时序报告，显示 DRC 违规情况。

图3 给出了一个典型的时序报告，其中信号路径违规以红色突出显示。整体的总线利用率显示在表的顶部（3.69%）。

此外还可以模拟通过汽车网关的信号时序路径预测。如果信号是通过网关自动发送，则需要采取最短的可用路径，而时序路径分析算法则需要有关信号路径中所有 ECU 发送方和接收方的信息。有些网关可能仅供诊断，而通过这些网关的信号的优先级可能较低。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)