电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Vivado初体验 [打印本页]

作者: pengpengpang 时间: 2014-10-20 21:23 标题: Vivado初体验

下载了ISE14.1 windows版本，安装文件5.9GB，安装完在不编译modelsim仿真库的情况下，安装文件夹有16.8GB。打开xinlinx安装文件夹，有两个目录，一个是Vivado，一个改叫ISE_DS了。Vivado文件夹本身的尺寸只有288KB，其主体是几个.bat批处理文件和.xml文件，看它们的内容，目前使用的主要方式还是使用.bat启动ISE目录下面的planahead等程序。至于使用者使用C语言编程，而全部逻辑都由综合工具来完成，我认为编程者本身还是还是需要有一定的FPGA功底的，不然想分析一下生成的结果都很难。然后是一个简单的试用过程。首先，在开始菜单下点击vivado的快捷方式启动它，如图所示[[wysiwyg_imageupload:549:]]启动的时候跟原来启动planahead很像，回出现下面这样的一个command窗口。不过planahead启动完成之后这个黑乎乎的窗口会自动关闭，而vivado启动完成后这个窗口还在。我尝试了一下关闭这个窗口，结果vivado也关闭了。。。这个人性化还要改进啊。[[wysiwyg_imageupload:550:]]启动之后，会有这样的一些流程，基本和使用ISE新建工程的步骤是一样的：1. 输入项目名称、路径[[wysiwyg_imageupload:551:]]2. 项目类型：第一种是建立全新的RTL级的（文件扩展名是.xpr），第二种是综合后的（具体用过之后才能体会其用意）、第三种是I/O规划类型的，第四种是从ISE、Synplity、XST等软件生成的文件中导入一些必须的文件。[[wysiwyg_imageupload:552:]]3. 选择新建全新的RTL工程，然后是添加HDL文件（不是说全C编程的么？这么慢慢了解）、添加IP核生成的文件、添加约束文件。当然，这些文件都可以在工程建立之后再添加也不迟。[[wysiwyg_imageupload:553:]][[wysiwyg_imageupload:554:]][[wysiwyg_imageupload:555:]]4. 选择器件类型，目前只支持7系列的FPGA。[[wysiwyg_imageupload:556:]]因为一开始只是简单试用，所以保存刚才建立的工程，然后打开Vivado自带的例子程序进行测试。整体来说，整个开发环境和ISE还是很像的，所以单纯就软件的操作来说，用过ISE的人都可以很快上手了。[[wysiwyg_imageupload:563:]] 还有一点有意思的事情是，菜单竟然有了中文的提示了：[[wysiwyg_imageupload:557:]]然后点了implement工程，用了接近2分钟的时间才完成了从编译到布局布线的过程。因为只是一个很简单的例子程序，所以这个效率看起来并不是很高。因为我的4核8线程CPU（i7-2630QM），只有一个核被利用了，显然软件还没有专门对多核进行优化，不然要快速的多了（这一点上Altera的软件貌似做的好一些）。因为电脑是SSD，硬盘的占用率几乎没有赶紧到（不像System generator那样疯狂的读写）。整体运行过程中内存占用大概1GB左右，不是特别巨大的工程的话目前的机器还是比较轻松的。[[wysiwyg_imageupload:560:]][[wysiwyg_imageupload:558:]][[wysiwyg_imageupload:559:]]完成之后还有一个向导问你接下来的操作：[[wysiwyg_imageupload:562:]]过几天再具体体验一下Vivado的强大功能，慢慢写来。。。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)