电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: FPGA Design Flow 学习笔记（7）--参加年度达人 [打印本页]

作者: pengpengpang 时间: 2014-10-23 20:42 标题: FPGA Design Flow 学习笔记（7）--参加年度达人

同步电路1
当输入脉冲的宽度满足至少有一个时钟周期宽度时使用
• “额外”的触发器用来预防亚稳态
[[wysiwyg_imageupload:285:]]
同步电路2
当输入脉冲的宽度可能小于一个时钟周期宽度时使用
• FF1 捕获短的脉冲
• FF2与FF3 完成“同步电路1”的功能
[[wysiwyg_imageupload:286:]]
捕获总线
当输入脉冲一定满足最少一个时钟周期宽度时使用
•首先，数据总线由异步时钟进行寄存
•其次，向内部电路发出与CLK同步的仅使能一次信号（one-shot enable ），使得数据被捕获（通过CE端口）
[[wysiwyg_imageupload:287:]]
[[wysiwyg_imageupload:288:]]
同步电路3
使用FIFO以跨越片上不同的域
[[wysiwyg_imageupload:289:]]
• 提高电路性能的方法
– 复制触发器
– 增加流水线级数s
– 使用I/O触发器
• 需要考虑的折中
– 复制触发器增加增加电路面积
– 流水线引入延时并增加电路面积
• 同步电路增强可靠性

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)