电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: FPGA Design Flow 学习笔记（2）--参加年度达人 [打印本页]

作者: pengpengpang 时间: 2014-10-23 20:48 标题: FPGA Design Flow 学习笔记（2）--参加年度达人

因为是笔记了，所以概括的比较简要：
5 时序约束的效果
•使用全局时钟约束之前：逻辑是随机被布线的
•使用全局时钟约束之后With global timing constraints (OFFSET)：逻辑按照时序要求有序布线，可以实现更高的性能
6 创建时序约束的简要叙述
Step 1: 创建路径终点的组（group）
[[wysiwyg_imageupload:221:]]
图1 同步元件
Step 2: 在组之间定义时序要求
7 周期约束Period Constraints
覆盖同步元件之间的路径：
[[wysiwyg_imageupload:222:]]
使用最精确的时序信息
[[wysiwyg_imageupload:223:]]

计算过程要考虑倒时钟边沿
[[wysiwyg_imageupload:226:]]
在全局约束的计算过程中自动考虑时钟的不确定性
[[wysiwyg_imageupload:227:]]
Timing Analyzer: 考虑了数据路径的延时、时钟抖动与时钟的不确定性。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)