电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 基于PROTEL的高速PCB设计 [打印本页]

作者: Bazinga 时间: 2014-10-24 19:00 标题: 基于PROTEL的高速PCB设计

探讨使用PROTEL设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电路板设计的可靠性与有效性。结果表明，该设计缩短了产品研发周期，增强市场竞争能力。

1问题的提出

随着电子系统设计复杂性和集成度的大规模提高，时钟速度和器件上升时间越来越快，高速电路设计成为设计过程的重要部分。在高速电路设计中，电路板线路上的电感与电容会使导线等效成为一条传输线。端接元件的布局不正确或高速信号的错误布线都会引起传输线效应问题，从而使系统输出不正确的数据、电路工作不正常甚至完全不工作。基于传输线模型，归纳起来，传输线会对电路设计带来信号反射、串扰、电磁干扰、电源与接地噪声等不良效应。

为了设计出能够可靠性工作的高速PCB电路板，必须对设计进行充分细致的考虑，解决布局布线时可能产生的一些不可靠的问题，缩短产品的研发周期，提高市场竞争力。

2高频系统的布局设计

在电路的PCB设计中，布局是一个重要的环节，布局结果的好坏将直接影响布线的效果和系统的可靠性，这在整个印制电路板设计中最耗时也最难。高频PCB的复杂环境使得高频系统的布局设计很难用学到的理论知识来进行，它要求布板的人必须有丰富的高速PCB制板经验，这样才能在设计过程中少走弯路，提高电路工作的可靠性与有效性。在布局的过程中，应当从机械结构、散热、电磁干扰、将来布线的方便性、美观性等方面综合考虑。

首先，在布局之前先对整个电路进行功能划分，将高频电路与低频电路分开、模拟电路与数字电路分开，每个功能电路以芯片为中心尽量靠近布置，其连线越短越好，以避免导线过长所导致的传输延迟，提高电容的去耦效果。此外，还要注意管脚与电路元件以及其他管子之间的相对位置和方向，以减少相互之间的影响。所有的高频元器件应远离机壳和其他金属板以减小寄生耦合。

其次，布局时应注意元器件之间的热影响和电磁影响，这些影响对高频系统尤为严重，应采取远离或隔离、散热和屏蔽措施。大功率整流管和调整管等应该装有散热器，并要远离变压器。电解电容器之类的怕热元件应该远离发热元件，否则电解液会被烤干，造成电阻增大、性能变差，影响电路的稳定性。在布局时应该留有足够的空间来安排防护结构，并防止引入各种寄生耦合。为防止印刷电路板上线圈之间的电磁耦合，两个线圈应呈直角放置，为了减小耦合系数。还可以采用立板隔离的方法。最好直接用其元件的引线焊接在电路上，引线越短越好，不要用接插件和焊片，因为相邻焊片间存在分布电容和分布电感。晶体振荡器、RIN、模拟电压、参考电压信号走线周围避免放置高噪声元器件。

最后，在保证内在质量和可靠性的同时，兼顾整体的美观，进行合理的电路板规划，元器件应平行或垂直板面，并和主要的板边平行或垂直。元器件在板面上分布应尽量均匀，密度一致。这样，不但美观而且装焊容易，易于批量生产。

3高频系统的布线

在高频电路中，连接导线的电阻、电容、电感和互感的分布参数是不可忽视的，从抗干扰的角度考虑，合理布线就是要设法减小电路中的线阻、分布电容、杂散电感，把由此产生的杂散磁场降低到最小的程度，从而使电路的分布电容、漏磁通、电磁互感以及其他由噪声所引起的干扰得到抑制。

PROTEL设计工具在国内的应用已经相当普遍，然而，不少设计者仅仅关注于“布通率”，对PROTEL设计工具为适应器件特性的变化所做的改进并未用于设计中，这不仅使得设计工具资源浪费较为严重，更使得很多新的器件的优异性能难以发挥。

下面介绍PROTEL99 SE工具能提供的一些特殊功能。

（1）高频电路器件管脚间的引线弯折越少越好，最好采用全直线，需要弯折时，可用45°折线或圆弧弯折，这样可以减少高频信号对外发射和相互间的耦合。用PROTEL布线时可在“Design”菜单“rules”中的“Routing Corners”中选择45－Degrees或Rounded.也可以用shift＋space键进行线形的快速切换。

（2）高频电路器件管脚间的引线越短越好。

PROTEL 99满足布线最短化的最有效的手段是在自动布线前对个别重点的高速网络的进行布线预约。在“Design”菜单“rules”中的“Routing Topology”中选择shortest.

（3）高频电路器件管脚间的引线层间交替越少越好。即元件连接过程中所用的过孔越少越好。

一个过孔可带来约0.5pF的分布电容，减少过孔数能显著提高速度。

（4）高频电路布线，要注意信号线进距离平行走线所引入的“交叉干扰”即串扰。若无法避免平行分布，可在平行信号线的反面布置大面积“地”

来大幅度减少干扰。同一个层内的平行走线几乎无法避免，但是在相邻的两个层，走线的方向务必取为相互垂直，这在PROTEL中不难做到但却容易忽视。在“Design”菜单“rules”中的“RoutingLayers”中Toplayer选择Horizontal，BottomLayer选择Vertical.除此之外，在“place”中提供了“Polygonplane”

的功能，即多边形栅格铜箔面，如果在放置时，就把多边形取为整个印制电路板的一个面，并把此敷铜与电路的GND连通，这样就能提高高频抗干扰能力，还对散热、印板强度等有较大的好处。

（5）对特别重要的信号线或局部单元实施地线包围的措施。在“Tools”中提供了“outline selectedobjects”，利用此功能可以自动地对所选定的重要信号线进行“包地”处理（如振荡电路LT和X1）。

（6）一般电路电源线与接地线设置要比信号线宽，可以利用“Design”菜单中的“Classes”对网络进行分类，分为电源网络与信号网络，结合布线规则的设置就可以方便的进行电源线与信号线的线宽切换。

（7）各类走线不能形成环路，地线也不能形成电流环路。如果产生环路电路，将在系统中产生很大的干扰。对此可以采用菊花链的布线方式，能有效避免布线时形成环路、分枝或者形成树桩，但是也会带来不容易布线的问题。

（8）根据各种芯片的资料和设计，估算该电源线路所通过的电流，确定所需要的导线宽度。根据经验公式可以得到：W（线宽）≥L（mm/A）×I（A）。根据电流大小，尽量加大电源线宽度，减少环路电阻。同时，使电源线、地线的走向与数据传递的方向一致，这样有助于增强抗噪声能力。需要时，电源线、接地线上可加用铜线绕制铁氧体而成的高频扼流器件，用来阻断高频噪声的传导。

（9）同一网络的布线宽度应该保持一致，线宽的变化会导致线路特性阻抗的不均匀，当传输的速度较高时，就会出现反射，在设计中应该尽量避免。同时加大平行线的线宽，当线的中心距不超过3倍线宽时，则可保持70％的电场不互相干扰，称为3W原则。这样可以克服平行线带来的分布电容与分布电感的影响。

4电源线与地线的设计

为了解决高频电路引进的电源噪声和线路阻抗带来的压降，必须充分考虑高频电路中的电源供电系统的可靠性。一般有两种解决方案：一是采用电源总线技术进行布线；二是采用单独的电源供电层。相比较而言，后者的制作工艺比较复杂，费用也比较昂贵。所以，可以采用网络式的电源总线技术进行布线，使得每个元件属于不同回路，网络上每条总线上的电流趋于平衡，减小线路阻抗引起的压降问题。

高频发射功率比较大，可以采用大面积敷铜，就近寻找低阻值接地面多点接地。因为，接地引线的感抗与频率和长度成正比，工作频率高时将增加共地阻抗，从而将增大共地阻抗产生的电磁干扰，所以要求地线的长度尽量短。尽量减小信号线的长度，增大地面回路的面积。

在芯片的电源与地端设置一个或者几个高频去耦电容，为集成片的瞬变电流提供就近的高频通道，使电流不至于通过环路面积较大的供电线路，从而大大减小了向外辐射的噪声。要选高频信号好的独石电容式瓷片电容作为去耦电容。用大容量的钽电容或聚脂电容而不用电解电容作为电路充电的储能电容。因为电解电容的分布电感较大，对高频无效。使用电解电容时，要与高频特性好的去耦电容成对使用。

5其他高速电路设计技术

阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。高速PCB布线时，为了防止信号的反射，要求线路的阻抗为50Ω。这是个大约的数字，一般规定同轴电缆基带50Ω，频带75Ω，对绞线则为100Ω，只是取整数而已，为了匹配方便。根据具体的电路分析采用并行AC端接，使用电阻和电容网络作为端接阻抗，端接电阻R要小于等于传输线阻抗Z0，电容C必须大于100 pF，推荐使用0.1UF的多层陶瓷电容。电容有阻低频、通高频的作用，因此电阻R不是驱动源的直流负载，故这种端接方式无任何直流功耗。

串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。耦合分为容性耦合和感性耦合，过大的串扰可能引起电路的误触发，导致系统无法正常工作。根据串扰的一些特性，可以归纳出几种减小串扰的主要方法：

（1）加大线间距，减小平行长度，必要时采用jog方式布线。

（2）高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。

（3）对于微带传输线和带状传输线，将走线高度限制在高于地线平面范围要求以内，可以显著减小串扰。

（4）在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线，可以起到隔离的作用，从而减小串扰。

传统的PCB设计由于缺乏高速分析和仿真指导，信号的质量无法得到保证，而且大部分问题必须等到制版测试后才能发现。这大大降低了设计的效率，提高了成本，在激烈的市场竞争下显然是不利的。于是针对高速PCB设计，业界人士提出了一种新的设计思路，成为“自上而下”的设计方法，经过多方面的方针分析和优化，避免了绝大部分可能产生的问题，节省了大量的时间，确保满足工程预算，产生高质量的印制板，避免繁琐而高耗的测试检错等。

利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。在印制电路板上的差分线，等效于工作在准TEM模的差分的微波集成传输线对，其中，位于PCB顶层或底层的差分线等效于耦合微带线，位于多层PCB内层的差分线，等效于宽边耦合带状线。数字信号在差分线上传输时是奇模传输方式，即正负两路信号的相位差是180°，而噪声以共模的方式在一对差分线上耦合出现，在接受器中正负两路的电压或电流相减，从而可以获得信号消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成低功耗的要求。

6结束语

随着电子技术的不断发展，了解信号完整性理论，进而指导和验证高速PCB的设计是一件刻不容缓的事情。本文总结的一些经验可以帮助高速电路PCB设计者缩短开发周期，避免走不必要的弯路，节省人力物力。设计者要在实际的工作中不断研究和探索，不断积累经验，结合新的技术才能设计出性能优良的高速PCB电路板。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)