电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 关于JESD204B转换器与FPGA匹配的设计关键点 [打印本页]

作者: 520503 时间: 2014-11-27 21:49 标题: 关于JESD204B转换器与FPGA匹配的设计关键点

关键字：JESD204B转换器 FPGA 高速串行接口
如何让JESD204B在FPGA上工作？

该问题的另一种表达可能是“我应当从FPGA制造商那里获得JESD204B固件的知识产权(IP)还是自己开发？” Xilinx等FPGA供应商均提供用于JESD204、JESD204A和JESD204B接口的自主IP解决方案。这些解决方案可能略有差异，这取决于JESD204的产品换代以及FPGA产品的收发器速度。

确保尽早完成转换器选型，明确您的系统中需要采用的FPGA形式和相关IP。选型时应当考虑使用哪家FPGA供应商的产品、使用哪一代JESD204、FPGA的系列和型号，以及您内部实现IP所需的技术代码编写能力。

一些JESD204B转换器可能需要特殊的额外应用层，或是围绕IP的代码“包装器”，这基本上是一套独有的固件指令。如果是这种情况，转换器供应商应当确认并提供应用代码以连接FPGA IP。应当在数据手册中列明需要哪些内容来支持JESD204B转换器链路。一些转换器制造商还开发了一种在他们的器件和FPGA固件间进行彻底验证测试的电池，以证明产品的稳定性。

转换器使用具有收发器“频率洞”的FPGA时会出现问题吗？

一些FPGA产品支持运行过程中存在间隙(无法使用已知的频率范围)的收发器。这会使JESD204B通道频率规划更复杂一点，但仍在可控范围内。针对转换器采样速率和JESD204B通道速率进行频率规划是使频率远离收发器间隙的关键。

大多数转换器系统通常都有固定的采用频率。需要对偶然的独特应用进行支持的情况只是少数。根据系统转换器的固定采样速率和之前讨论的JESD204B速率倍频器，系统设计人员可以确定收发器频率间隙是否会对系统造成问题。

即使发现期望的通道频率刚好在间隙范围内，仍需查看转换器数据手册，看看是否有另一些选项可用来调整通道速率。例如，可以改变方程中的一些其他变量，如通道数量或JESD204B采用分辨率信息，来提高或降低频率曲线，以避开收发器频率间隙。

图4.JESD204B协议中规定，对齐来自于多个ADC、具有不同延迟的采样数据从而在FPGA中实现同步。来自多个链路的帧数据或标记的样本可针对同步处理进行重对齐。

小结

新型转换器与JESD204B之类的FPGA接口较为复杂，使其显得难于处理，此时分解关键系统需求至关重要。必须了解采样速率和JESD204B通道速率倍频器。根据IP支持、收发器数、收发器速度和频率间隙等因素来进行规划和选择合适的FGPA产品，有助于正确选择转换器。通过重点关注一些与FPGA相匹配的高级标准，可简化选择合适的JESD204B转换器的过程。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)