电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 宽带阻抗测量仪的设计——微处理器电路设计（一） [打印本页]

作者: Bazinga 时间: 2014-12-19 18:56 标题: 宽带阻抗测量仪的设计——微处理器电路设计（一）

微处理器电路主要完成通信、数据处理、功能控制、人机交互等工作。主要由TMS320F2812、晶体振荡器、电源控制、WATCHDOG等器件组成。其中晶体振荡器、电源控制和WATCHDOG是TMS320F2812能够正常运行的保证；DSP芯片配合完成各种控制任务。

5.1微处理器的选择
目前，应用于工业控制系统的微处理器主要有单片机、DSP（Digital Signal Processor，数字信号处理器）和ARM（Advanced RISC Machines，高级精简指令集处理器）。

单片机的价格低廉，但性能较低、处理速度较慢，适用于对速度要求不高并且任务简单控制系统中。

ARM架构是面向低预算市场设计的第一款RISC（Reduced Instruction Set Computer，精简指令系统计算机）微处理器，它提供一系列内核、体系扩展、微处理器和系统芯片方案。精简指令使微控制器的线路可以尽量优化，硬件结构更加简单，从而可以实现较低的成本和功耗。由于应用ARM的所有产品均采用一个通用的软件体系，所以相同的软件可在所有产品中运行，可以有效地缩短应用程序开发与测试的时间，也降低了研发费用。目前ARM在电子消费类产品中应用较多。

ARM处理器具有比较强的事务管理功能，可以用来运行界面以及应用程序等，其优势主要体现在控制以及低功耗方面。DSP主要是用来计算的，比如进行加密解密、调制解调等，优势是强大的数据处理能力和较高的运行速度。DSP控制器的主要特点包括：

1.哈佛体系结构 哈佛结构是不同于传统的冯诺依曼结构的并行体系结构，这是DSP控制器的最大特色。哈佛结构中，由于数据和程序存储器在两个分开的空间中，每个存储器独立编址，独立访问，并相应设置了程序总线和数据总线两条总线，因此取指和执行能完全重叠进行，使数据的吞吐率提高了一倍。

2.流水线操作 与哈佛结构相关，DSP芯片广泛采用多级流水线，取指、译码、执行和数据存储的操作可以并行、独立地处理，这可使指令执行能完全重叠，从而大大提高了处理器的处理速度。

3.内置专用的硬件乘法器 DSP芯片有专用的硬件乘法器，乘法可在一个指令周期内完成，这可以大大缩短数据处理算法中的乘法运算时间。这对于阻抗测量系统的设计来说非常重要，因为在装置软件中，对数据的处理算法中就有很多会用到大量的乘法运算。若能缩短每条乘法指令的运算时间，就可以大大节省程序运行时间。

在阻抗测量领域中，对主控制器的要求主要体现在运算速度、数据处理能力以及复杂算法的实现能力等，而对事务管理能力及低功耗的要求并不高。综合考虑阻抗测量对主控制器的要求以及上述各控制器的特点，选用DSP作为主控制器。

当今世界上，生产DSP控制器的大公司主要有TI公司（Texas Instruments Incorporated，德州仪器公司），AD公司（Analog Device Incorporated，模拟器件公司）、MOTOROLA公司等。

在众多的DSP生产公司，本文选用了TI公司的DSP作为主控制器。选择该公司的产品主要基于以下几点考虑：
1.TI公司的DSP控制器种类齐全，并且该公司的DSP控制器属于通用型DSP控制器，与单片机相比，具有更加适合于数字信号处理的软件和更丰富的硬件资源；与其它公司的专用型DSP控制器相比，应用更加广泛。

2.TI公司的DSP控制器每个系列的不同型号之间虽然外设可能变化很大，但在代码上却是继承的，这样利于用户根据需要来改变自己的方案。

3.TI公司是世界上最大的DSP控制器供应商，其DSP市场份额约占全世界份额的50%，在中国市场上，其份额占到了70%；TI公司的DSP在中国市场上的技术支持、服务及应用情况都占绝对优势。

现在TI公司主要推出的产品包括三种DSP系列[29]，它们是TMS320C2000、TMS320C5000和TMS320C6000系列。其中，TMS320C5000和TMS320C6000系列都集成了高性能的CPU，其目标是适用于大量存储器和高级语言的微机系统以及嵌入式系统中。而TMS320C2000系列不集成高性能的CPU，而把许多其它功能，例如A/D、FLASH、定时器、CAN控制器、SPI接口、SCI接口、PWM等集成在一个芯片上。这种芯片外部扩展能力较弱，一般用于实时控制系统中。

阻抗测量系统属于实时控制系统，基于阻抗测量的算法，处理速度以及成本的考虑，此次设计采用TI的TMS320C2000作为主控制器。

TMS320C2000中主要有TMS320C/F28x和TMS320C/（L）F24x两个子系列。其中TMS320F28x是继TMS320F24x之后出现的一种低价格、高性能的32位定点DSP芯片。它是在TMS320F28x为内核的基础上扩展了相应的存储器并集成了大量的片内外设而成的新一代适用于工业控制的DSP芯片。TMS320F2812就是其中的一种。

TMS320F2812中采用了多总线的哈佛结构，这样就使总线操作时序分为取指令、指令译码、取操作数和执行指令四个独立阶段并行处理，从而极大地加快了微处理器芯片的处理速度。其中内部地址总线分为3条，即程序地址总线（PAB）、数据读地址总线（DRAB）和数据写地址总线（DWAR）；内部数据总线也对应分为3条，即程序读数据总线（PRDB）、数据读数据总线（DRDB）及数据程序写数据总线（DWDB）。而外部数据总线（XD，16位）和地址总线（XA，19位）仍为单一形式，这使得众多的外围芯片可与其兼容。

与多组总线形式的哈佛结构相关，在TMS320F2812处理器中采用了流水线操作以减少指令执行时间，允许DSP同时进行程序指令和存储数据的访问，从而增强了处理器的处理能力。在TMS320F2812中采用了八级逻辑流水线，也就是说，处理器可以并行处理多条指令，每条指令处于流水线上的不同阶段，从而实现了一种并行处理的机制。同时，TMS320F2812还具有专门针对片上Flash存储器的Flash流水线模式，能显著提高指令从Flash中执行的速度。

TMS320F2812具有低功耗的特点，它采用静态CMOS工艺，芯片供电电压为1.8V（内核）、3.3V（I/O），相比于采用5V工作电压的系统，它的功耗可降低很多。

TMS320F2812片内有多种形式的存储器及多个不同的存储空间。采用程序与数据存储器统一编址的存储体组织形式，为用户分配存储器提供了很大的灵活性。TMS320F2812提供了外部存储器接口，可扩展1M的外部存储器。由于TMS320F2812本身具有非常大的Flash，所以一般不必外扩ROM，外部RAM可以根据需要进行扩充。

TMS320F2812片上外设资源也非常丰富，有两个事件管理器模块EVA和EVB，可以处理与时间有关的时间事件和外部中断事件，每个事件管理器都包括2个16位的通用定时器、8个16位PWM输出通道、3个全比较单元、3个外部事件捕获单元、1个正交编码脉冲单元。
TMS320F2812还具有3个独立的CPU定时器、局域网CAN2.0B总线控制器、16通道的12位ADC（最小转换时间为60ns）、两个串行通信接口（SCI，Serial Communication Interface），一个16位串行外设接口（SPI，Serial Peripheral Interface），多通道缓冲串行接口（McBSP，Multi-channel Buffered Serial Port）以及看门狗时钟单元。

TMS320F2812具有多个可变工作频率，可以使CPU工作在较高频率上（最高工作频率是150MHz），而其它功能模块如定时器、SCI模块、A/D转换器等以及外围模块可工作在同一较低频率上。

另外，TMS320F2812还拥有56个复用的独立可编程的通用I/O口，分为6个端口，另一方面，TMS320F2812具有一个专门的外设中断扩展块，可支持45个不同的外设中断。

5.2 DSP最小系统电路
以TMS320F2812 DSP为核心的DSP最小系统除了DSP芯片部分还包括：时钟电路；监控电路；JTAG仿真接口；电源管理电路；外部扩展存储器等五部分，具体电路如图5-1所示。

5.2.1时钟电路TMS320F2812有多个部件需要时钟，有CPU、看门狗电路、ADC和事件管理器等片上外设。

5.2.1.1 CPU时钟
F2812的CPU时钟电路如图5-2所示。

F2812DSP的时钟发生器允许设计者选择时钟源：一是在X1和X2之间接一晶振来启动内部晶振，EXTCLK接地。二是将外部时钟直接接到X1管脚，X2悬空，XIN接地。

设计中用30MHz外部晶体给F2812提供时钟，并使能F2812片上PLL电路。

PLL倍频系数由PLL控制寄存器的低4位控制，可由软件动态修改，外部复位信号（XRS）将此4位控制位被清为0，F2812的CPU最高可工作在150MHz主频下，也即对30MHz输入频率进行5倍频。

5.2.1.2片上外设时钟需要时钟信号的片上外设有：看门狗电路WatchDog，CPU定时器、eCAN总线控制器；SCI、SPI、MCBSP；EV、ADC。

片上外设按输入时钟分为4个组：

1.SYSOUTCLK组：CPU定时器、eCAN总线；
2.OSCCLK组：看门狗电路；
3.低速组：SCI、SPI、MCBSP，它们的输入时钟信号由SYSCLKOUT经低速外设分频器分频得到；
4。高速组：EVA/B、ADC，它们的输入时钟信号由SYSCLKOUT经高速外设分频器分频得到。

与PLL、时钟配置相关的寄存器有：

1.PLLCR：用于设置PLL倍频系数；
2.HISPCP：用于设置HSPCLK的分频系数；
3.LOSPCP：用于设置LSPCLK的分频系数；
4.PCLKCR：用于对高速、低速片上外设的运行进行启/停控制。

各外设时钟都可由对相关寄存器编程来实现。

5.2.2电源管理电路
TMS320F2812的工作电压分为两组，一组是供CPU内核使用的1.8V的VCCCORE，设计上选用TI公司的TPS76718电源管理芯片，将+5V的电压变换为+1.8V；另一组是供I/O口使用的3.3V的VCCIO，选用TI公司的TPS76733电源管理芯片将+5V电压变为+3.3V。电源管理电路图如图5-3所示。

在设计DSP芯片与其它外围芯片的接口时，如果外围芯片的工作电压也是3.3V，那么就可以直接连接。但是现在许多外围芯片的工作电压都是5V，为了使3.3V芯片与这些5V供电芯片可靠接口，应根据各种电平的转换标准来设计。

当电平转换标准不一致或者由于承受电压的限制而不能直接相接时，需要在两者之间增加一个缓冲器件。本论文选用TI公司的74ALVC164245作为缓冲器件来设计两者的接口。它采用3.3V和5V双电压供电。

除上述电路说明外，其它连接主要有：对一些未使用的输入引脚接10k或20k上拉电阻或下拉电阻使其电平状态稳定；对要进行功能切换的引脚加跳线以备选择。

5.2.3外部扩展存储器
TMS320F2812为哈佛结构的DSP，在逻辑上有4M×16位程序空间和4M×16位数据空间，但物理上已将程序空间和数据空间统一为一个4M×16位的存储空间。

TMS320F2812的外部存储器接口包括：19位地址线，16位数据线、3个片选及读/写控制线。这3个片选线映射到5个外部存储区域，Zone0、1、2、6和7。这5个存储区域可以分别设置为不同的等待周期。

其中Zone 0存储区域：0X002000-0X003FFF，8K×16位；
Zone 1存储区域：0X004000-0X005FFF，8K×16位；
Zone 2存储区域：0X080000-0X0FFFFF，512K×16位；
Zone 6存储区域：0X100000-0X17FFFF，512K×16位；
Zone 7存储区域：0X3FC00-0X3FFFFF，16K×16位。

为满足系统扩展的需要，系统外扩有8M的FLASH和8M的高速SRAM。外扩FLASH芯片采用SST公司的SST39VF800A 512K×16多用途FLASH，可用来存储数据和程序。FLASH被映射到F2812的Zone 2存储空间中，地址空间为0X080000-0X0FFFFF。

SRAM芯片采用ISSI公司的IS61LV51216高速、8M SRAM。SRAM映射到F2812的Zone 6存储空间中，地址空间为0X100000-0X17FFFF。

外扩存储器与TMS320F2812的XINTF接口电路如图5-4所示。

具体的使用情况是：
片内SARAM Ml存放扫描按键值范围0x000400-0x00040A；
片内SARMA L0存放AD转换后的采样值范围0x008000-0x0080FF；
片内FLASH存放程序代码范围0x3D8000-0x3F7FFF；
片内FLASH存放计算后的测量值范围0x080100-0x0FFFFF。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)