通过对比估算值与实测值发现,估算值与实测值曲线基本吻合,它们的最小点都出现在x为9 MHz处。
由以上结果可知,当读写频率与读写时间占空比不同时,系统整体功耗是有差距的。系统采用(9 MHz,6.7×10-4)的参数是最省功耗的,即系统每秒钟以9 MHz频率工作6.7×10-4 s,其余时间空闲,比系统用其他读写频率和读写时间占空比的平均功耗要小。在所取样点中,最小功耗值比样点中的平均功耗值节约了10%左右的功耗,可见此方法在现实设计中可以很好地对系统功耗进行优化。
对电子系统来说,减少功耗可以带来很多好处,除了简化系统的散热处理及系统集成方面的工序、节约成本外,还能提高系统可靠性、降低热噪声干扰等。对便携式仪器、野外工作仪器等电池供电的系统来说,还能延长电池寿命,减少更换电池的麻烦。
参考文献
[1] POON K K W,YAN A,WILTON SJE.A flexible power model for FPGAs[C].12th international conference on fieldprogrammable logic and applications,2002,(9).Lecture Notes in Comp.Sc.2438,Springer-Verlag:48-58.
[2] LI Fei,CHEN De Ming,HE Lei,et al.Architecture evaluation for power-efficient FPGAs[C].ACM intl.Symp.on FPGA. Los Angels:ACM,2003:175-184.
[3] Xilinx.Xilinx XPower estimator user guide[EB/OL].www.xilinx.com/products/design_resources/power_central/ ug440.pdf ,2007-06-05.
[4] Saibal Mukhopadhyay,Arijit Raychowdhury,Kaushik Roy. Accurate estimation of total leakage current in scaled CMOS logic circuits based on compact current modeling[J]. Annual ACM IEEE design automation conference poceedings of the 40th conference on design automation,2003:169-174.
[5] Tuan T,Trimberger S.FPGA架构的功耗[J].今日电子,2007(9):86-89.
[6] Cypress Semiconductor Corporation.CY62167DV30[EB/OL]. www.cypress.com/?rID=13630,2004-06-21.