电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 基于ARM内核SoC的FPGA 验证环境设计方法（5） [打印本页]

作者: yuyang911220 时间: 2015-1-24 17:13 标题: 基于ARM内核SoC的FPGA 验证环境设计方法（5）

a) 预充电命令的发出要求:在时钟周期的上升沿处CS、RAS、WE 为低，CAS 为高。　　b) 自刷新命令的发出要求:在时钟周期的上升沿处CS、RAS、CAS 和CKE 保持低，WE 为高。
　　c) 模式寄存器的激活:在时钟的上升沿处RAS、CAS、CS 和WE 为低。
　　刚开始时，外部端口根本不能出现有用的波形，通过AMBA 总线的一些控制线能够正确地引出，从而排除了该验证平台原理的正确性和PCB 上的硬件可靠性的疑问，再将内部状态机的各个信号采出进行分析后，发现状态机设计得不能工作，经过修改代码后，重新采集端口信号如图6 所示。

　　　　图6 　预充电、自刷新　　

　　从图6 中tr 线处的时序看出，上电后满足预充电命令的要求，紧接着是8 个自刷新命令，最后是模式寄存器的设置，命令字为020H( 00100000B) ，即CASLatency 设置为2 个时钟周期， Addressing Mode 为Sequential 模式， Burst Length 为1 个数据访问模式，模式设置命令通过地址线a02a9 发出，如图7 所示。

　　　　图7 　模式设置　　

　　将该SDRAM的地址映射成为从30000000 的地址空间开始的地址，利用SDRAM驱动程序(协同调试时，应通过实时操作系统进行SDRAM 的读写) ，向以30000000 开始的地址空间连续写入300 个从数据0 递增到299 的数，截取中间一段波形如图8 所示。图6～图8 中各信号如下:clk 为同步时钟，图中是10 MHz ;cse 为EMI 的8 个片选信号之一，即SDRAM的片选信号cs；ras 和cas 为SDRAM 的控制信号；we 为SDRAM 的读写控制信号；bank021 为SDRAM 的4 个bank 选择控制信号；sd10 为既是SDRAM 的控制信号又是地址信号a10；a0211 为不包括a10 的地址信号；dqm021 为字节选择信号；d027 为低位数据线。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)