图1 多频多模硬件定义无线电
小型基地台开发商制作多频多模产品时,若采用分离式射频收发器讯号链模块化方案的电路(图2),制作上仍然会导致产品设计时间冗长,且垫高生产成本。所以就有厂商开发出整合型射频收发器,期望能协助开发厂商简化产品设计,并缩减整体物料清单(BOM)成本。图2 分离式组件组成的射频收发器区块
对于希望能够透过同一套硬件平台,弹性支持各种行动通讯射频技术的SDR,在基频讯号处理上是以数字信号处理器(DSP)与现场可编程门阵列(FPGA)为主。图3 多频多标准射频收发器功能区块 图片来源:Lime Microsystems
亚德诺在2013年所推出的1×1和2×2的SDR整合型射频收发器AD9364与AD9361方案,也是同样希望能以整合型的模拟滤波、混频器、锁相回路(PLL)、12位的ADC与DAC等所有射频收发器讯号链组件,缩减线路与组件的摆放面积,而具备更小体积,也降低BOM及简化系统设计的成本。其调频范围可以由70M?6GHz,提供带宽200k?56MHz,也搭配赛灵思(Xilinx)FPGA来让工程师进行设计开发,建构开发与测试系统。欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |