内容
2 机载显示系统架构设计图 2 FPGA逻辑设计的整体流程图
2.1 实时性分析图 3帧速率提升示意图
2.2 BRAM资源占用图4视频旋转算法示意图
2.3 DDR3吞吐量分析表1系统数据吞吐量计算表
本文采用DDR3作为系统外部存储器,其型号为W3H128M72E,数据宽度为72比特(64比特为数据位,8比特为校正位),采用的时钟为400MHz,由于DDR3在上升沿和下降沿都进行数据的读写操作,等效于其内部读写时钟为800MHz,即数据带宽为6400MB/s(800MHz*64bit),满足本文设计系统的数据吞吐量要求。图 5 FPGA逻辑优化的整体流程图
3.1 实时性分析图 6 帧速率改进算法示意图
3.2 BRAM资源占用图 7 视频旋转改进算法示意图
该算法涉及原始图像中的2*2大小邻域,为了提高该模块的处理速度,设计了一组由三个双端口块存储器BRAM组成的原始图像数据缓存器。每个BRAM用来存储1行原始图像的数据,3个BRAM中存储的原始图像数据包括当前旋转计算涉及的两行原始图像数据以及下一行旋转计算涉及的一行原始图像数据。因此,需要缓存3行,使用3个36Kb的BRAM。表 2优化后系统数据吞吐量计算表
结论欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |