电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 多核DSP的多路同步时钟信号设计 [打印本页]

作者: 520503 时间: 2015-3-10 21:58 标题: 多核DSP的多路同步时钟信号设计

多核处理器是最近快速发展的电子器件，单个芯片内集成了多个同构或者异构的处理器，使得其计算处理能力得到较大幅度的提高。DSP处理器由于其具有较高的数字处理能力，得到较广泛的应用。多核DSP芯片以目前性能较高的TMS320C66系列为例，其中TMS320C6678(以下简称C6678)含有8个处理器。这些处理器可以独立工作，也可以并行联合工作。当它们联合工作时，相互之间通信和握手就非常重要，尤其是在对时间要求较高的场合，时钟的稳定和同步就非常关键。时钟的稳定和同步对系统设计、时钟源、时钟分配、电路布线、时钟线屏蔽等都提出较高的要求。
本文利用CDCM6208时钟分配芯片，以此输出多路时钟，提供到8核DSP芯片C6678，提供出DSP核工作时钟、DDR3数据读写时钟、RapidIO和PCIe数据传输时钟、千兆网络加速器等时钟信号。文中介绍了详细的电路设计、时钟芯片配置以及多核DSP的配置，相关片内设备的初始化等。

1 C6678及其结构

C6678是TI公司多核处理器中的一款8核浮点型DSP，最高工作频率达到1.25 GHz，单核可以提供40GMAC定点计算或者20G FLOP浮点计算能力，单个芯片可以提供320G MAC或者160G FLOP计算能力。C6678的片内结构如图1所示。

图1 C6678内部结构图

C6678的每个核具有32 KB的程序、32 KB的数据以及512 KB的2级Cache存储空间，芯片片内具有一个4MB的共享SRAM。C6678具有DDR3控制器接口，可以外接DDR3，直接寻址范围达到8 GB。C6678的片内外设有RapidIO、PCIe、EMIF以及SPI、I2C总线等接口。这些接口通过片内的高速互联总线和各个处理器交互数据。

和网络相关的片内设备如图1右下角灰色模块所示，主要包括两个对外的SGMII接口、以太交换和网络交换模块，以及用于数据管理的安全加速器和包加速器，是为了快速检测数据的校验以及协议是否遵循网络标准，对于错误的数据直接丢弃.降低CPU的负担。为了加快网络和CPU的数据交换，片内的队列管理器用于管理网络包或者网络帧的缓存，分发等功能。这些数据都采用数据包DMA读/写，不需要CPU参与。

C6678的其他片内设备包括PLL、仿真口、信号量、电源管理和复位管理等模块。其中PLL配置CPU和外设的工作时钟;仿真口用于连接仿真器，实现对软件运行的监控;信号量实现对DSP/BIOS操作系统中信号量的控制;电源管理实现整个芯片电流电压的控制;复位管理配

置启动的方式，硬复位进行全启动，软复位进行部分启动。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)