电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: SystemC--一种系统级描述语言 [打印本页]

作者: vsim 时间: 2003-11-5 09:04 标题: SystemC--一种系统级描述语言

到目前为止，成为IEEE标准的硬件描述语言有两个：VHDL与 Verilog HDL。VHDL的英文全文为VHSIC Hardware description language，其中VHSIC指Very High Speed Integrated Circuit，它出现于1980年，并于 1987年开始成为IEEE标准，称为IEEE Std.1176。Verilog HDL语言出现于1983年，并于1995年成为IEEE标准，称为IEEE Std 1364－1995。与VHDL和Verilog HDL同时存在的语言如Superlog、SpecC等，由于它们由专门的公司所有，并非开放标准，所以并不是很流行。
VHDL与 Verilog HDL并称为传统硬件描述语言。基于它们的设计方法的缺点是在系统级一般采用C/C++等高级语言进行算法描述，然后再手工的转换为VHDL或者Verilog HDL。两个阶段的工作不能够很好的结合起来，软硬件协同设计和仿真、验证也很困难。而现代随着集成电路工艺水平的提高，业界进入了片上系统集成(System On a Chip)的时代，一大特征就是软件设计的比重越来越大，但是传统设计方法只能在硬件设计接近完成时才能开始软件的设计和调试，成为一个关键的瓶颈。
基于以上原因，人们致力于开发一种新的电子系统设计语言，它能够提供全面的系统描述能力。由于在软件领域C/C++的绝对优势，人们也渴望能够利用它们来描述硬件。这方面的研究工作已经开展了10多年的时间，一直处于自发的状态，直到1999年SystemC的出现改变了这一格局。
1999年9月，一些微电子业内一流的EDA公司、IP提供商、半导体制造商及系统和嵌入式软件设计公司在加利福尼亚州Saint Jose举行的“嵌入式系统会议”上，联合创建了开放SystemC推动（OSCI或者Open SystemC Initiative）组织，并推出了基于C++的系统级设计语言——SystemC。OSCI是一个非盈利性组织，它负责维护和发展SystemC。SystemC是完全免费的，这使得EDA供应商能够充分自由的了解SystemC库的源代码以优化它们的各种解释工具。
SystemC出身名门，是绝对的宠儿，它一开始出现就受到业界前所未有的欢迎。又由于SystemC是开放的标准，所以它很快就流行开来。目前业界知名的公司包括Synopsys、Cadence、Frontier Design、ARM、Erission、Lucent、Sony、Synopsys、TI等都支持SystemC。
SystemC的特色是一种语言完成电子系统从软件到硬件的全部建模过程，比起VHDL/Verilog HDL，其在系统设计方面的优势明显。
目前SystemC的版本是2.0x，目前许多EDA厂商都在开发或者扩展它们的设计工具以支持SystemC，现在已经推出的商用SystemC软件有CCSS、SPW、SystemC ART等50多种。已经有很多著名公司（包括西门子、ARM、Alcatel、富士通，中国的东方通信、大唐飞利浦等）开始使用SystemC作为其系统级开发语言，一些归国的留学生在他们的自己的小公司里也已经开始使用SystemC进行开发和验证，笔者所在的实验室之一的清华大学深圳研究院EDA实验室已经将其用SystemC设计的第一款数字音频芯片进行了流片。
业界一般认为，SystemC可望在1～2年之内成为IEEE标准。SystemC的标准化会加速SystemC的应用和发展。
目前另外一种被业界看好的硬件描述语言是SystemVerilog，它是Verilog 2001标准的扩展，增加了类似C语言的结构和增强的验证功能，它与SystemC恰好形成互补的关系。SystemC和SystemVerilog在不同的设计领域中，分别有各自的特点。两种语言的结合，将从系统规范、门电路布局直至设计验证，为设计人员提供一种可供选择的综合语言环境。这种结合可以看作是工具和语言相统一的转变潮流中的重要部分，这种统一是为了满足最终用户的需求，而不仅仅是为了方便工具供应商。
需要特别澄清的是，SystemC 语言的主要目的是实现用单一语言完成设计规范、系统体系结构分析、验证平台和行为模型，寄存器传输级和门级建模并非SystemC所长。现在的很多设计都从算法开始，SystemC比C/C++更适合对算法的描述和分析。传统硬件描述语言和SystemVerilog的C接口不支持硬件设计中的并发性、层次性和互连，所以并不适合描述复杂多样的系统行为。通常用SystemC的行为模型描述的模块比RTL模块快10~100倍，这是SystemC的价值之一。SystemC的更大价值在于其提供的高层次设计流程。基于渐趋成熟的行为级综合工具和SystemC行为模型的高层次设计流程将会大大提高设计和验证效率。SystemC特别为行为综合设计的语法将使它成为非常适合行为级综合的设计语言。
注：目前中文的SystemC资料只有一本，是清华大学电子系的教材《SystemC片上系统设计》（科学出版社）购买可以联系:chenxiee@mails.tsinghua.edu.cn。好像邮购不收邮费

作者: adammc 时间: 2006-11-17 09:49

有没有好的资料啊！？？

作者: faersheng 时间: 2006-11-29 22:03

我也在找这方面的资料，有的朋友，可以相互交流一下哦，我的QQ:４９４２４４２６９，欢迎朋友们加我相互提高相互交流啊

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)