Board logo

标题: 射频电子电路设计图集锦—电路图天天读(8) [打印本页]

作者: 我是MT    时间: 2015-5-20 18:18     标题: 射频电子电路设计图集锦—电路图天天读(8)

TOP8 测试环路滤波器及射频电路
  本文以ADF 4153型小数分频频率合成器为例,给出了容易实现的三阶环路滤波器的设计方法,能够满足芯片实际测试的需要。
  外接环路滤波器的设计
  环路滤波器是电荷泵锁相环电路的重要环节,它连接在电荷泵和压控振荡器之间。锁相环的基本频率特性是由环路滤波器决定的。实际上,正是由于环路滤波器的存在,锁相环才可以选择工作在任意的中心频率和带宽内。环路滤波器的类型多种多样,大致分为有源滤波器和无源滤波器两大类,无源滤波器与有源滤波器相比,其优点在于:结构简单、低噪声、高稳定度和易以实现。
  最常见的无源滤波器是如图1所示的三阶滤波器。一般而言,环路滤波器的带宽应为PFD频率(通道间隔)的1/10.提高环路带宽会缩短锁定时间。但环路带宽过大会大幅度地增加不稳定性,从而导致锁相环无法锁定的状态。

  


  图1三阶环路滤波器


  环路滤波器设计参数的选择
  为了研究环路滤波器对锁相环输出频率相位噪声的影响,设计出符合芯片测试需要的外围环路滤波器。我们在ADIsimPLL软件中进行了如下仿真配置。器件型号:ADF 4153,fPFD=25MHz(理想信号源),INT=69,FRAC=101,MOD=125,VCO采用ZComm公司的V674ME34-LF,在该配置下,预期输出的RFOUT=1.7452GHz.
  a)设定环路滤波器带宽为20kHz,相位裕度50°,其相位噪声的仿真情况如图2所示。

  


  图2环路带宽20kHz时的相位噪声仿真图


  从图2中可以得知,当环路滤波带宽为20kHz时,VCO所引起的相位噪声占据了主导地位。芯片所引起的相位噪声则被淹没在总输出噪声之下。换句话说,当环路带宽较窄(如20kH)的情况下,针对锁相环输出信号进行相位噪声测试,其结果并不能真正地反映芯片输出的相位噪声。
  设定环路滤波器带宽为100kHz,相位裕度50°,其相位噪声的仿真情况如图3所示。

  


  图3环路带宽为100kHz时的相位噪声仿真图


  从图3中可以得知,当环路滤波带宽为100kHz时,VCO对于总相位噪声的贡献显著地降低,芯片所引起的相位噪声占据了主导地位,在10kHz以内,总相位噪声输出的曲线基本与芯片所引起的相位噪声重合。由此可以得知,当环路带宽较宽(如 100kHz)的情况下,针对锁相环输出信号进行相位噪声测试,其结果基本能真正反映芯片输出的相位噪声。
  本文研究的ADF 4154的主要测试频点为1.7452GHz(fPFD=25MHz,RSET=5.1k),根据测试要求进行综合的考虑,设定了环路带宽75kHz,相位裕度50°的约束条件。在进行ADF 4153的外围电路设计时,首先需要确认所使用的VCO型号及其标称性能。然后再根据ADI公司提供的ADIsim-PLL软件进行三阶环路滤波器的设计。从软件得出C1~C3、R2、R3的具体取值,再根据现有的标称电容电阻值进行调整,反算出实际设计的环路带宽及相位裕度。
  由此,我们确定了环路滤波器中各个电容、电阻的取值,并设计了可用于ADF 4153芯片测试的电路原理图,如图4所示。VCO的输出不仅需要连接外部频谱仪进行测试,还需要通过电容反馈到ADF 4153的REFINA端,同时REFINA端还需要预留SMA头用于射频输入频率范围及灵敏度测试。一个简单的电阻网络用于完成VCO输出信号功率的再分配。

  


  图4环路滤波器及射频电路设计


  本文主要基于芯片测试目的,针对外围电路中的环路滤波器设计来进行讨论,文中给出了一种简单、易行的工程化计算方法和流程,并对其进行了验证测试,测试结果满足芯片测试的需要。这种方法已经应用于多款小数分频频率合成器的测试电路的设计中。




欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0