标题:
等效时间采样原理及基于FPGA的实现
[打印本页]
作者:
520503
时间:
2015-5-27 23:05
标题:
等效时间采样原理及基于FPGA的实现
关键字：数据采集 变频 FPGA
在现代电子测量、通讯系统以及生物医学等领域，经常涉及对宽带模拟信号进行
数据采集
和存储，以便计算机进一步进行数据处理。为了对高速模拟信号进行不失真采集，根据
奈奎斯特定理
， 采样频率必须为信号频率的2 倍以上，但在电阻抗多频及参数成像技术中正交序列数字解调法的抗噪性能对信号每周期的采样点数决定，采样点数越多，抗噪性能越高。当采样信号频率很高时，为了在被采样信号的一周期内多采样，就需要提高采样时钟的频率，但是由于系统的
ADC
器件时钟速率并不能达到要求的高频速率或者存储处理速度等不能满足要求因此我们可以采用低速ADC 器件通过
等效时间采样
来对宽带模拟信号进行数据采集从而使系统易于实现。
1 等效时间采样原理
等效时间采样技术是把周期性或准周期性的高频、快速信号变换为低频的慢速信号。在电路上只对取样前的电路具有高频的要求，大大降低采样变换后的信号处理、显示电路对速度的要求，简化了整个系统的设计难度。等效时间采样分为顺序采样（sequential equivalent sampling）、随机采样（random equivalent sampling） 以及结合这两种方式的混合等效采样（compound equivalent sampling）。在文献[3]、[4]中分别介绍了两种硬件实现的等效时间采样中的顺序采样。
下面我将介绍等效时间采样中的混合时间采样，对于周期性信号的等效时间采样如图1（a）所示。
在第一周期中的横轴（时间）的第2 与第6 处的时钟上升沿对模拟信号进行采样，图中的箭头表示采样时刻。在一个周期中可以采集两个点，紧接着在第二个周期横轴的第11与第15 处的时钟上升沿对模拟信号进行采样。为了方便观察在此将第一至第五周期的波形纵向排列。可以看到第二周期比第一周的采样点距离各自周期起始点的时间晚了一个时钟周期。第三周期比第二周的采样点距离第三周期起始点的时间晚了一个时钟周期。在第四周期进行采样时我们可以发现第二个采样点已经进入第五周期。如果我们在第五周期周试图继续用以上方式进行采样即第五周期比第四周的采样点距离起始点的时间晚一个时钟周期，那么我们会发现在第五周期的采样起始点采样到的值重复了第一周期采样到的数值。所以此时我们可以终止采样那么我们就得到了如图1 中的第6 个波形示意图所表示的在一个周期的正弦波形中采到的8 个数据点。
在文献[5]中给出了等效时间采样中每个周期可以采集多个点时的理论依据，在文献[6]中给出了等效时间采样中每个周期可以采集单个点时的理论依据。
我们通过将高频时钟进行分频已达到或者接近满足处理速度时钟要求。在图1（b）中幅度最小的时钟信号为采样时钟。由图1（b）可以很清楚的看到分频后的时钟波形，分频后的时钟波形在时钟的上升沿对信号进行采样，那么就会得到如图1（a）中所表示的等效时间采样。
图1 等效时间采样示意图
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
