此CCD 相机最终的输出信号符合camera link 接口标准,每个通道输出3072个像元后,接着输出1024个零电平像元,数据采用LVDS差分输出,每通道的输出信号包括:控制信号:像元时钟DCLK,行同步信号LVAL和外触发信号DTRG;数字图像信号(8位并行输出)DATA。各信号波形大致如图1 所示:
因为考虑到设计后期还要在CPLD前端加单片机对图像信号的变化进行各种控制,所以要用到大约50个I/O口的操作,所以选用了ALTERA公司的MAX7000S系列中的EPM7128SLC84-15芯片,该芯片共有84个引脚,内部集成了6000门,其中典型可用门为2500个,有128个逻辑单元,60个可用I/O口,可单独配置为输入、输出及双向工作方式,2个全局时钟及一个全局使能端和一个全局清除端。它支持多电压工作,其传输延时为7.5ns,最高工作频率高达125MHz。我们采用ALTERA公司的第三代开发软件Max plus II进行仿真、综合和下载。
整个程序分三个模块:u1,u2,u3,其中u1是分频模块,用4输出计数器对输入的62M主时钟(mclk)进行2分频,u2是图像数据产生模块,用8位的计数器来产生灰度图象数据。u3模块是利用13位的计数器来产生控制信号,严格按照要求的时序关系,分别产生像元时钟(DCLK)、行同步信号(LVAL)、外触发信号(DTRG)。部分源程序如下:
begin
u1:fenpin port map(mclk,clr0,set,clk); //引用分频模块
u2:count8 port map(clk,clr1,set,countout8);//引用8位计数器
u3:count13 port map (clk,clr2,set,countout13);//引用13位计数器