电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: MIMO-OFDMA无线基站的DSP-FPGA系统划分 [打印本页]

作者: pengpengpang 时间: 2015-7-22 15:16 标题: MIMO-OFDMA无线基站的DSP-FPGA系统划分

引言

　　无线运营商通过提供增强数据服务来提高单位用户平均收益(ARPU)，这同时推动了对宽带的需求，导致对数据速率的要求越来越高。而且，为用户提供各种应用体验的要求也促使底层网络体系结构进行变革。窄带2G GSM、IS-95系统等以语音为中心的技术已经发展到了基于WCDMA的HSDPA和HSUPA系统，峰值数据速率达到了10Mbps。今后的3GPP长期发展规范采用了多输入多输出(MIMO)等复杂的信号处理技术，以及正交频分复用接入(OFDMA)和多载波码分复用接入(MC-CDMA)等新的射频技术，这些技术是实现100 Mbps以上吞吐量的关键。WiMAX等其他OFDM宽带无线系统也在不断发展，传输速率已经超过了70 Mbps。

　　数据速率之所以能够提高，主要是使用了高阶调制技术以及可变速率通道编码，也就是常说的自适应调制和编码(AMC)等技术。复杂的空间信号处理方法，例如聚束和MIMO天线技术，也是提高数据速率成熟可靠的技术，但其代价是需要进行复杂的计算。对于设计基站的OEM而言，这些支撑技术带来了很大的挑战，设计的基站不但要有很高的性价比，能够更新，而且要非常灵活，随着标准的发展能够继续使用。

　　基站设计要求

　　无线系统设计人员需要满足的关键需求包括处理速度、灵活性以及产品及时面市等，所有需求最终决定了对硬件平台的选用。

　　处理带宽

　　WiMAX和LTE宽带无线系统对吞吐量和数据速率的要求远远高于WCDMA和cdma2000等蜂窝系统。为了能够支持如此高的数据速率，底层硬件平台必须有足够的处理带宽。而且，Turbo编解码等高级信号处理技术以及快速傅立叶变换/反变换(FFT/IFFT)、聚束、MIMO、峰值因子抑制(CFR)和数字预失真(DPD)等前端功能都需要进行大量的计算，每秒乘累加(MAC)操作高达数十亿次。

　　灵活性

　　WiMAX是相对较新的市场，目前还处于最初的发展和实施阶段。同样，3GPP LTE也还在制定过程中，在最终完成之前，还需要经过多个版本的修订。虽然有很多种移动宽带技术，例如WiMAX、LTE和UMB等，但它们的共同点是OFDMA-MIMO。在目前的背景下，需要有灵活的可编程产品来实现标准未确定的或多协议的基站。系统如果具有这种灵活性，无线基础设施OEM和运营商则可以大大降低资金投入和运营开支，同时减小了标准不断变化带来的风险。

　　降低成本的途径

　　设计和开发3G系统时得出的一个重要经验是从一开始就要制定长期降低成本的策略。不断发展的WiMAX和LTE标准最终会稳定下来。OEM和服务供应商要保持在市场上的竞争地位，必须重视最终产品的成本，这要比灵活性重要得多。合适的硬件平台也是降低批量生产成本的无缝措施，能够节省数百万美元由系统重新设计导致的工程成本投入。

　　系统体系结构设计和逻辑任务划分

　　信号处理数据通路和控制运算是无线基站中最主要的处理负荷。大部分体系结构结合使用微控制器(MCU)、FPGA和可编程数字信号处理器来实现系统控制、配置和信号处理数据通路。MCU控制系统，而FPGA和数字信号处理器进行数据流处理。处理任务较轻，主要面向控制的任务在数字信号处理器中通过软件来实现；负载较重的任务最好在FPGA中进行，它具有明显的并行处理优势。数字信号处理器和FPGA相结合可实现非常灵活的系统，其可编程能力有助于改正缺陷，甚至能够支持完全不同的标准。

　　FPGA和数字信号处理器之间的划分取决于处理需求，系统带宽以及系统配置，发送和接收天线的数量等。图1所示为WiMAX和LTE等OFDMA系统中实现基带物理层(PHY)功能时典型的数字信号处理器/FPGA划分。

　　通过采用高级多路天线技术，这类系统的吞吐量将有可能超过100 Mbps。基带PHY功能可以大致分为比特级处理和符号级处理两类。下面几节介绍了这些功能，以及怎样使用FPGA来完善DSP模块，同时实现比特级和符号级功能。

　　比特级处理

　　比特级模块包括发送侧的随机处理、前向纠错(FEC)、频谱交错、正交相移键控(QPSK)和正交振幅调制(QAM)功能映射等。相应的接收处理比特级模块是符号去映射、频谱去交错、FEC解码和去随机。发送比特级功能相对简单，计算量不大。例如，随机处理涉及到数据比特和简单伪随机二进制序列发生器输出的模2加运算。在比特级处理上，虽然FPGA要比固定总线宽度的数字信号处理器灵活一些，但是更容易在数字信号处理器上实现这些计算量不大的函数。相反，随着吞吐量需求的增加，可以把Turbo编码功能卸载到FPGA中，以提高系统的性能。在接收侧，FEC解码，包括Viterbi解码、Turbo卷积解码、Turbo乘解码和LDPC解码等，在数字信号处理器中实现时，其计算量比较大，占用较大的带宽。

　　FPGA被广泛用于卸载这些功能，释放数字信号处理器带宽以处理其他功能。在同一FPGA中实现去随机、去速率匹配和混合ARQ等其他比特级功能减少了FPGA和数字信号处理器之间的数据传送，降低了延时和系统总功耗。同一FPGA还可以用于和MAC层接口，实现加密/解密和认证等某些底层MAC功能。
　符号级处理

　　OFDMA系统中的符号级功能包括副通道和去副通道、FFT/IFFT、信道估算/均衡、测距/随机访问通道(RACH)探测等功能。其他功能包括DFT/IDFT(LTE确定的)，以及通道卡可能采用的CFR等。通道估值和均衡可以离线执行，涉及到更适合在数字信号处理器中实现的控制算法。相反，FFT和IFFT函数是普通的数据通路函数，需要以非常快的速度进行复数乘法，更适合在FPGA上实现。RACH探测和CFR等功能也需要高性能的低延时FFT/IFFT运算。

　　图2所示为高端FPGA(Altera Stratix III器件)中含有的嵌入式DSP模块。DSP模块一般包括8个专用乘法器；而Stratix III EP3SE110等高级FPGA的112个DSP模块能够提供896个18x18乘法器，吞吐量高达500 GMAC。这要比目前市场上的商用数字信号处理器高出一个数量级。

　　在基站中采用高级多路天线技术时，例如空时编码(STC)、聚束和MIMO方案等，FPGA和数字信号处理器的这种信号处理能力差异便显得更加突出。在目前以及今后的WiMAX和LTE无线系统中，普遍认为OFDM-MIMO相结合是实现更高数据速率的关键。

　　图1所示的是基站中采用的多路发送和接收天线。在这种配置中，进行MIMO解码前，对每一天线流单独进行符号处理，产生单路比特级数据流。当在数字信号处理器上实现的天线以串行方式执行操作时，符号级处理的复杂度会随之线性增加。例如，使用两路发送和接收天线时，假设FFT和IFFT变换长度为2048点，其运算将占用1GHz数字信号处理器60％的处理能力。相比之下，采用FPGA时，可以有效地扩展实现多路天线。FPGA对多路天线数据进行时分复用和并行处理。同一2x2天线FFT/IFFT配置可以利用不到5%的Stratix III EP3SE110 FPGA资源来实现。

　　多路天线方案的优势更明显，包括更高的数据速率、阵列增益、分集增益和邻近信道干扰抑制能力等。聚束和空分复用MIMO技术对计算量的要求较大，涉及到矩阵分解和相乘等运算。特别是在这些系统中解线性方程组时，需要采用Cholesky分解、QR分解和奇异值分解函数。这些函数会很快耗尽DSP资源，但在采用了脉动阵列结构的FPGA中实现却非常适合，这种结构通过并行FPGA来提供最具成本效益的解决方案。

　　数字IF处理和RRH

　　图3显示了基带通道卡向RF卡发送数据，进行后续的数字中频(IF)处理，包括数字上变频(DUC)、CFR和DPD。数字IF将数字信号处理的范围从基带扩展到了天线--RF域，在降低生产成本的同时提高了系统灵活性。而且，数字变频要比传统的模拟技术更灵活，性能更好(在衰减和选择性方面)。需要采用CFR和DPD功能来提高基站功率放大器的效率，从而大大节省了OPEX。CFR和DPD都需要进行采样率高达100+Msps的复数乘法运算。与DUC相似，在接收侧需要采用数字下变频(DDC)将IF频率变回到基带。

　　引入MIMO和多载波体系结构需要采用时分复用和多通道技术。利用Altera的IP内核，以及创新的DSP Builder工具，在Altera FPGA中可以很容易实现这些任务。DUC和DDC都使用复数滤波器体系结构，包括有限冲击响应(FIR)和级联积分梳状(CIC)滤波器。高级FPGA能够提供数百个18x18乘法器，运行速率高达350MHz。这不但为多信道并行处理提供了平台，而且还是最具成本效益的集成单芯片解决方案。另一发展趋势是分布式BTS，射频单元相对于BTS的其他部分位于远端，而不是在一个地方。这些射频单元也称为远端射频前端(RRH)，通过光链路和主要的BTS单元进行通信。CPRI和OBSAI是实现RRH的两个标准。CPRI和OBSAI接口一般在FPGA上实现，利用BTS体系结构的多通道特性可以实现成本效益非常好的解决方案。

　　结论

　　随着标准的稳定，应该逐渐降低最初对基站灵活性的要求，在这一阶段，高性能和长期降低成本的途径是获得市场成功的关键因素。一般采用ASIC来降低成本。FPGA可以无风险移植到低成本结构化ASIC，通过这一途径能够大大降低产品生命周期的后期成本。例如，Altera HardCopy II技术提供了无缝、无风险移植途径，从Stratix II FPGA转换到成本很低的ASIC，同时也提高了系统性能。HardCopy能够把成本和功耗降低近70％，进一步减小了封装尺寸，同时降低了CAPEX和OPEX的构成成本。

　　在目前的无线基站设计中采用数字信号处理器和PLD一直是有效的设计方法。从系统吞吐量需求以及对成本的长期考虑出发，产品要获得成功的关键是基站体系结构的智能划分。这样可以确保最终的产品能够更新，性价比高，而且非常灵活，随着多种标准的发展而重新进行配置。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)