电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 凌力尔特推出低相位噪声整数 N 合成器内核 LTC6950 [打印本页]

作者: 我是MT 时间: 2015-7-27 13:08 标题: 凌力尔特推出低相位噪声整数 N 合成器内核 LTC6950

具 PLL 的 5 输出超低抖动时钟分配器提供独特的多芯片输出同步方法

凌力尔特公司 (Linear Technology Corporation) 推出低相位噪声整数 N 合成器内核 LTC6950，该产品具超低抖动时钟分配输出电路。LTC6950 非常适用于产生和分配具高信噪比 (SNR) 时钟数据转换器必不可少的低抖动信号。当数字化或合成高模拟频率时，保持数据转换器时钟低抖动是实现出色 SNR 水平的基础。例如，新式电子系统需要用 ADC 直接数字化 RF 和高 IF 信号。凭借 18fsRMS 抖动 (在 12kHz 至 20MHz 带宽上)，LTC6950 保证这类系统可提供最佳性能。

LTC6950 采用了凌力尔特专有的 EZSyncTM 输出同步方法，该方法可简单、有效地边沿同步来自一个芯片或多个芯片的多个输出。EZSync 同步通过以宽松的定时要求确定一个公共 CMOS 输入来对准上升沿。另外，EZSync 同步还可用于在那些启用了该功能的器件之时钟分频器输出之间产生可重复和确定的相位关系。

LTC6950 内部的锁相环 (PLL) 因其具有一个 –226dBc/Hz 归一化带内相位噪声层 (或品质因数) 和异常低的 –274dBc/Hz 归一化 1/f 相位噪声 (其在通过时钟分频部分时保持完好无损) 而大放异彩。这些规格指标确保设计师能够充分利用被 LTC6950 锁定的外部振荡器之良好相位噪声表现，并提供此类器件中最佳的抖动性能。

为了简化 LTC6950 的设计过程，凌力尔特免费提供了 ClockWizardTM仿真及设计工具。使用 ClockWizard GUI 时，点击一下按钮，就可找到环路滤波器组件值，该工具还可准确地预测单个输出的相位噪声和抖动，从而帮助设计师在设计和调试阶段做出正确选择。ClockWizard 仿真及设计工具可在以下网址下载：www.linear.com/ClockWizard。

LTC6950 规定在 –40°C 至 105°C 的整个工作结温范围内工作，采用 5mm x 9mm 48 引线塑料 QFN 封装。LTC6950 的千片批购价为每片 9.95 美元，已开始现货供应。样品和演示电路板申请可通过联系凌力尔特当地办事处查询详情：www.linear.com.cn/product/LTC6950。

性能概要：LTC6950
• 低相位噪声及抖动
• 附加抖动：18fsRMS (12kHz 至 20MHz)
• 附加抖动：85fsRMS (10Hz 至奈奎斯特频率)
• EZSyncTM 多芯片时钟边沿同步
• 具时钟指示信号的完整 PLL 内核
• –226dBc/Hz 归一化带内噪声层
• –274dBc/Hz 归一化 1/f 相位噪声
• 1.4GHz最高 VCO 输入频率
• 4 个独立和低噪声 1.4GHz LVPECL 输出
• 一个 LVDS/CMOS 可配置输出
• 5 个可独立地编程的分压器 (涵盖从 1 至 63 的所有整数)
• 5 种可独立地编程的 VCO 时钟周期延迟 (涵盖从 0 到 63 的所有整数)
• –40°C 至 105°C 工作结温范围

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)