电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Xilinx和Altera FPGA的基本逻辑单元对比 [打印本页]

作者: yuyang911220 时间: 2015-8-14 16:46 标题: Xilinx和Altera FPGA的基本逻辑单元对比

要比较Xilinx和Altera的FPGA，就要清楚两个大厂FPGA的结构，由于各自利益，两家的FPGA结构各不相同，参数也各不相同，但可以统一到LUT(Look-Up-Table)查找表上。以Altera的CycloneII系列的EP2C35，以及Xilinx的Spartan-3E系列的XC3S500E为例。可以参考Datasheet。
Cyclone II
<img style="max-width: 100%;" title="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" alt="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" src="http://pic002.cnblogs.com/images/2011/159534/2011042719041258.jpg">
Spartan-3E
<img style="max-width: 100%;" title="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" alt="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" src="http://pic002.cnblogs.com/images/2011/159534/2011042719043872.jpg">
其中Altera的LE和Xilnx的LC对应于LUT的结构。

Altera
从LE的结构可以知道 1 LE = 1 LUT
<img style="max-width: 100%;" title="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" alt="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" src="http://pic002.cnblogs.com/images/2011/159534/2011042719045482.jpg">
Xilinx
Logic Cell = 4-input Look-Up Table (LUT) + a ‘D’ flip-flop；
Datasheet 上有公式："Equivalent Logic Cells"equals "Total CLBs" x 8 Logic Cells/CLB x 1.125effectiveness
即有：9LEs/CLB ；
下图是1 Slice的结构，从Slice的结构可以看到1 CLB =4 Slice=9 LC
<img title="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" alt="【网络】Xilinx和Altera FPGA的基本逻辑单元对比（改错）" src="http://pic002.cnblogs.com/images/2011/159534/2011042719051193.jpg">从而可以知道Xilinx和AlteraFPGA逻辑资源的对应关系：
（为了统一度量衡（感觉像QSH一样），业界一般会归结到BLM（BasicLogic Module）
1 BLM＝1 LUT4（四输入查找表）＋1 寄存器（可以配置成1触发器DFF或 1 锁存器）+多路复用器mux

1 BLM＝1LC（Xilinx)=4/9 Slice(Xilinx)=1/9 CLB（Xilinx)=1LE(Altera)

=0.125LAB(Altera）=2.25 Tile(Actel)

于是就可以知道Altera的CycloneII系列的EP2C35有33216个LUT，我用的是Xilinx的Spartan-3E系列的XC3S500E有9312个LUT,加上EP2C35还有4个PLL，我的XC3S500E就更比不上了。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)