JTAG边界扫描电路为什么要用两块JTAG芯片串接实现呢？

就是第一块的TDO接在第二块的TDI上

如果这样不是只用一块就可以了么！

JTACK(Joint Test Action Group)联合测试行动组，开发了边界扫描测试技术规范（Board Scan Test,BST),提供方便的测试FPGA的多管脚芯片的测试方法。
TDI(Test Data Input)：测试数据输入。测试指令和编成数据的串行输入引脚。数据在TCK上升延移入
TDO(Test Data Output):测试数据输出。测试指令和编程数据的串行输出引脚，数据在TCK的下降延移出。如数据没有被移出，该引脚处于高阻状态。
TMS(Test Mode Select):测试模式选择。控制信号输入引脚，负责TAP控制器的转换。TMS必须在TCK的上升延到来之前稳定。
TCK(Test Clock Input):测试时钟输入。时钟输入的BST电路，一些操作发生在上升延，另一些发生在下降延。
TRST(Test Teset Input):测试复位输入。低电平有效，异步复位边界扫描电路（IEEE规范中为可选引脚）。

那位大虾给我讲一讲啊

有为高手说这是菊花链结构，不懂

谁能讲得清楚点

谢谢！！！

一般单片xilinx的fpga用一块EEPROM就可以了。因为都是配套的，不会出现容量的问题。

常用的菊花链，就是你描述得这样。一般是EEPROM后串接fpga，如果有多个fpga需要配置，可能就需要多个EEPROM 了，并且fpga也分主从模式。这个在xilinx的手册上说得比较清楚。

TDO1->TDI2，就可以理解为一个串接的码流，就是把数据从上层芯片传送到下层芯片。