① 数据存储
宽幅图像数据量庞大，单幅图像约20MB，数据存储介质采用ATA接口标准的固态硬盘。现行ATA接口标准在PIO模式下的存储速率理论值为16.7MB/s，而CCD提供的数字接口速率约为25MHz，因此，系统采用SDRAM作为图像缓存。在硬件结构上，SDRAM和硬盘均由FPGA控制，该模块实现了一条完整的高速大容量存储通道，可在2秒内完成单幅原始图像数据的存储。
② 数据压缩
由于数据传输采用RS422接口，传输速率有限，不能直接将原始数据进行传输，因此需要进行图像压缩。系统采用专用JPEG2000压缩芯片ADV202，在DSP控制下读取硬盘数据，对图像进行分块压缩。
③ 数据传输
数据传输采用RS422接口，传输速率2Mb/s，在图像压缩比10:1的情况下，单幅图像压缩码流传输时间约8s。本系统采用数据传输与数据压缩并行工作的方式，实现压缩码流传输时间的复用，极大提高了系统效率。在该方式下，DSP操做ADV202对图像进行分块压缩，并将当前分割图像压缩数据快速传达SRAM，随后，FPGA操作SRAM从中读出数据，并按RS422接口标准发送。事实上，在FPGA进行数据传输的同时，DSP已经开始下一分割图像的压缩。这其实是资源与速度互换原则的体现。
图像回放部分：
① 数据接收
数据接收主要由FPGA控制完成，有两大任务，一是将有效数据从传输帧结构中提取出来，二是将压缩图像数据和系统参数数据分离。实现时，FPGA控制两片SRAM乒乓操作实现压缩数据的接收，其中每片SRAM负责存放一幅完整的图像压缩数据，保证输入数据流和输出数据流连续不断，使得数据接收更加高效、稳定。
② 数据解压
数据解压部分整体上同数据压缩部分成镜像关系，采用专用的JPEG2000压缩芯片ADV202，在DSP的控制下读取存储在SRAM中的压缩图像数据，对图像进行分块解压。
③ 数据回放
数据回放部分主要通过PCI接口将图像解压数据和系统参数传至PC进行显示。PCI接口由PCI9054实现，在PCI局部总线端采用Scatter/Gather DMA模式接收数据。PCI DMA传输时序和DSP并不兼容，因此，同步数据接口采用FIFO存取方法，通过FPGA实现从DSP到PCI数据接收端口的时序转化。
