电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 一种新的嵌入式处理器在线调试方法（2） [打印本页]

作者: 我是MT 时间: 2015-10-2 18:57 标题: 一种新的嵌入式处理器在线调试方法（2）

4 设计实例
Xilinx 公司的PicoBlaze 是一种常用的小巧型处理器，它由ALU、程序计数器栈( 适用于嵌套子程序) 、16 个8 位通用寄存器、64 字节RAM 构成的暂存器、程序计数器和控制器以及中断支持电路构成，其代码容量为1024。本节以针对PicoBlaze 的应用为例，设计了一个具体的UDM，并在Spartan3S5000FPGA 上进行了实际验证。该UDM 使用的硬件资源为1 个18KB BRAM 和62 个Spartan - 3逻辑片，软件资源为61 行汇编代码，具备的功能如下:
·可同时在每一行代码处设置断点，在没有设置断点的情况下，可强制产生DI，从而运行DR 输出调试信息;
·可以观察到的调试信息为: 程序计数器PC的值、s0 ～ sb 寄存器、64byte 的暂存器，Memory 空间中的数据，在DR 运行时可以刷新上述调试信息。
4. 1 硬件实现
基于PicoBlaze 处理器应用的UDM 硬件结构如图2 所示。UDM 与调试终端和PicoBlaze 都有总线接口，因此其内部寄存器分为3 类: 仅受PicoBlaze控制，仅受辅助处理器控制以及受二者共同控制。
PicoBlaze 和辅助处理器分别在双口RAM 的A、B 端口写入数据。为了减少占用PicoBlaze 的I /O端口，PicoBlaze 在向双口RAM 写入数据之前先向RAM寻址寄存器写入地址，然后通过写数据输出寄存器将数据写入前一操作指定的地址中。

图2 UDM 的内部电路结构框图
双口RAM 的B 端口连接到辅助处理器的总线，数据位宽为16，可访问的地址范围为0 ～ 255，地址0 ～ 165 作为交互调试数据的缓存区，地址192 ～255 用于存储断点设置信息。每一个寄存器中存放16 行代码的断点设置情况，由于PicoBlaze 的代码容量为1024 行，故只需占用64 个寄存器，例如地址为193 的数据为0x4080 则表示第24 和31 行设置了断点。双口RAM 的A 端口数据位宽为8，在DR 运行时用于输入调试信息，在目标程序运行时输出断点设置信息。因此在A 端口有一个地址选择电路，使得输入A 端口的地址在不同的情况下分别由RAM寻址寄存器和IA 决定。当运行目标程序时，A 端口输入的地址为IA 的高7 位加上偏移量0x180，输出的8bit 数据再经IA 的低3 位寻址输出1bit 数据，这样得到的数据正好反映了与IA 对应的代码是否设置了断点。中断信号产生电路根据上述数据和中断信号的时序要求，产生输出给处理器的DI 信号。
调试命令寄存器由PicoBlaze 和辅助处理器共同控制，辅助处理器向该寄存器写不同的数代表不同的调试命令。在运行DR 时通过查询该寄存器来实现对各种调试命令的响应，在响应调试命令之前PicoBlaze 将调试命令寄存器清0，作为与辅助处理器的握手操作机制。当向调试命令寄存器写3 时，不管是否设置了断点都会立即产生DI 信号。
4. 2 软件实现
在基于PicoBlaze 的应用中，为了减少代码容量，DR 的流程比较简单。在初始化准备之后，依次将s0 ～ sb 寄存器、64byte 的内部RAM，Memory 空间中的数据输出到双口RAM 中，然后陷入一个等待和处理调试命令的循环中。目标程序和DR 执行环境的隔离通过限制目标程序只允许修改寄存器s0 ～sb 以及64byte 的内部RAM，而DR 只允许修改寄存器se ～ sf 来实现。只有当调试命令为退出调试时，DR 程序才会结束，PicoBlaze 又返回到目标程序的执行。当调试命令为刷新调试信息时，PicoBlaze 将重复一次初始化和调试信息输出的过程。
4. 3 实际验证和使用情况
在应用UDM 之前，首先通过NC - verilog 对其进行了仿真，部分仿真波形如图3 所示。图中反映的是当作为DI 的信号pdm_ int 产生了之后，PicoBlaze怎样转入执行DR 的，限于篇幅，验证其他各种功能的仿真波形不在此赘述。

图3 UDM 的部分仿真波形
为了进一步对UDM 的功能和性能进行完备的检验，在FPGA 中建立了如下简单的PicoBlaze 处理器系统。PicoBlaze 外部只接一块252X8bit 的RAM和UDM，PicoBlaze 上的目标程序流程为如下的死循环: 将s0 ～ sb 依次置入0 ～ 11，再反过来依次置入11 ～ 0; 将64byte 的RAM 依次写入0 ～ 63，再反过来写入63 ～ 0; 将外部的RAM 依次写入0 ～ 251，再反过来写入255 ～ 4。这样的一种简单设计，可以保证从输出的调试信息直接看出处理器在哪行代码处响应了断点。
如图4 所示为在调试主机上进行调试控制的界面。偏移地址0x184 处的1040 表明在38 与44 两行代码处设置了断点，事实上从地址0x180 ～ 0x1ff处都可以设置断点。地址0x200 处为当前的PC 值，通过向地址0x208 处写1 可使其更新; 地址0x202处为UDM 的使能位，当其为1 时UDM 才被使能; 地址0x204 为调试命令寄存器，向其写1 使处理器从断点退出，写2 使处理器刷新调试信息，写3 使处理器强制进入DR 输出调试信息; 地址0x206 处表示调试状态，当其为3 时表明处理器在运行DR，并且调试信息已经输出完毕。

图4 使用UDM 调试的控制界面
显示调试信息的界面如图5 所示，地址0x00 ～0x0b 显示寄存器s0 ～ sb 的数据，地址0x0c ～ 0x3b显示内部64byte 存储器的数据，地址0x4c ～ 0x14b显示PicoBlaze 外部Memory 空间的数据。由于图5中断点正好设置在完成依次向PicoBlaze 的Memory空间依次写0 ～ 251 之后，因此显示的数据是递增的。当断点正好设置在完成依次向Pico Blaze 的Memory 空间依次写255 ～ 4 之后，所显示的数据就变为递减。在很多其他断点处显示的调试信息与断点设置的位置也符合预期的情况，因此UDM 完全可以正确而高效地工作。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)