标题:
DSP微控制器技术介绍（2）
[打印本页]
作者:
yuyang911220
时间:
2015-10-25 16:24
标题:
DSP微控制器技术介绍（2）
多位元移位器（Barrel shifter）
另外一个也佔颇大晶粒面积的功能是一个16位元可程式化的多位元移位器，此移位器可支援16位元内右移与左移的运算，而DSP微控制器只支援乘法器的一位元左／右移运算、无位移运算、或是三位元右移运算，决定捨弃既复杂又昂贵的多位元移位器，只使用简单小型的移位器来缩小晶粒。而需要乘法器做多位元移位的时候，可以透过执行多次左移指令的方式来完成。
其他为了缩小晶粒而捨弃的DSP处理器功能如下：
环境切换功能
遮蔽暂存器（Shadow Registers）与环境切换（Context Switching）等功能是用以加速对中断的反应，但是因为环境切换功能对大多数的应用来说并不重要，所以DSP微控制器并不支援此功能，不过缺少此功能所带来的影响是对暂存器存取资料时所需的时间变得较长。
额外的算术与逻辑运算单元
一些高规格的DSP处理器中，使用额外的算术与逻辑运算单元（ALU）来获得平行运算的加速效果，但是因为此功能对大多数应用并不特别重要，所以DSP微控制器不支援此项功能。
硬体迴圈
使用DSP演算法的技术，如有限脉冲回应（FIR）及无限脉冲回应（IIR）等数位滤波器，都需要使用硬体迴圈才能有效地运作，而DSP微控制器只支援部份迴圈，支援数目为二的幂数（2n）之硬体迴圈。
以两个资料匯流排支援单一运算週期之乘法指令
一般DSP处理器只使用单一资料匯流排，另外有些DSP处理器也支援两个分开的资料匯流排，用以支援单一运算週期的乘法、乘／加法或是乘／减法的运算指令。
降低封装成本
晶粒的成本只是影响晶片成本的因素之一，另外一个因素就是封装的成本。晶片接脚数的减少对降低晶片成本的影响极大，而且当晶粒成本已经降低的时候，封装的成本就显得格外重要。晶片封装的价格对整个晶片来说算是偏高的，所以对于在微控制器价格范围内的晶片来说，降低封装的成本变得非常重要。
DSP微控制器拥有一个非常弹性的I/O架构（见图一与表二），若应用对I/O的需求少于21个I/O接脚的时候，可以使用44-pin 的PLCC （塑料无铅晶片承载封装）封装技术，或是使用44-pin的PQFP封装技术；另外一些较复杂的应用可能会需要高达40个I/O接脚，此时即可使用80-pin的PQFP封装技术。这个弹性的I/O架构最大的优点是：既可以使用21个I/O接脚的应用系统，也可以使用80-pin的PQFP封装技术。DSP微控制器的I/O架构还提供了另外一个弹性设计，亦即特殊的I/O功能，例如：中断、计数／计时器输出或输入、序列介面接脚与时脉等，与一般的I/O功能共同分享I/O接脚。因为当一些特殊的I/O功能未被使用的时候，这些接脚仍然可以被一般的I/O功能所利用，这种弹性的I/O架构，使得DSP微控制器的运作和微控制器晶片相似。
图一
表二
降低系统成本
系统成本的降低可能比降低DSP晶片成本来得重要。除DSP处理器以外，系统成本还包含所有周边装置之成本，例如：输出入埠、记忆体…等。
石英器时脉源与振盪器时脉源
尽管对微控制器来说，具有石英器（crystal）时脉源是很普遍的，但在DSP处理器上却颇为少见。一般来说石英器比振盪器（oscillator）至少便宜1美金以上，因此支援石英器时脉源对降低系统成本来说是极为重要的。DSP微控制器支援较低价位的32 kHz石英器，另外使用一个锁相迴路（PLL）将系统时脉从32 kHz提高至20 MHz。
为较低速的周边装置所设的等候状态
DSP处理器运作的频率高达20 MHz（20 MIPS），但为了降低系统成本，DSP处理器时常需要与价格较低而速度较慢的记忆体或其他低价低速的周边装置一起运作，因此DSP微控制器可将外部週边装置分别映射到外部暂存器的适当位置，并将其所需的等候状态（wait-state insertion）的时间加入处理週期中。
单晶片系统整合
另外一个降低系统成本的方式是单一晶片系统整合，亦即将週边的功能一同整合到控制器晶片上，以减去外部週边装置的成本。一般的DSP微控制器晶片就整合了以下的週边功能：4通道，8位元的类比数位转换器（A-D）、序列週边介面（SPI）、两个脉宽调变器（PWM）、三个一般用途的计时／计数器、两个看门狗计时器（Watch-Dog Timers）、以及可程式化的锁相迴路（PLL）。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
