标题: Intel第六代处理器 Skylake CPU、GPU、主板完全解析 [打印本页]
作者: 520503 时间: 2015-10-30 17:00 标题: Intel第六代处理器 Skylake CPU、GPU、主板完全解析
CPU 篇
时间过的很快，对于老玩家来说，今年已经迎接第六代 Intel 处理器，当然这还不算古早时期的 Intel 产品。第六代处理器架构命名为 Skylake，根据 Intel 的 Tick-Tock 策略，这次来到了更换架构的 Tock 时程。相较于更换工艺的 Tick，变换架构的 Tock 往往能带来更大的效能提升，以及新功能、新技术的实装，这次我们就来看看 Skylake 处理器，新增了哪 4 大特色。
特色 1：工艺、架构双重升级
等等，你是不是搞错了什么？为什么 Skylake 会是工艺与架构都升级，刚刚不是才说 Skylake 属于更新架构的 Tock 时程吗？从策略面来说，Skylake 的确是延续 Broadwell 的 14nm 工艺。对于消费者而言，Haswell 之后就是紧接着 Skylake，因此可说是工艺、架构全都升级。现实点的朋友可能会问，从 Haswell 到 Skylake 有什么改变？
过往工艺升级，最显而易见的优点就是 TDP 降低。TDP 降低意味着你可以用更小的散热风扇，TDP 虽不等于耗电量，但 TDP 基本上与功耗成正比。比较 Haswell 与 Skylake 的主流四核心处理器 TDP，可看到从 84W 降低到了 65W，省电又减少废热自然是很强势的优点。
▲根据 Tick-Tock 策略，Skylake 已经是第六代产品，由先至后依序为 Nehalem、Sandy Bridge、Ivy Bridge、Haswell、Broadwell。
14nm 工艺 FinFET 缩小到 78%
刚刚提到工艺升级的实际好处，那你可能会反过来问工艺上 Intel 做了哪些改变？Skylake 用的是第二代 FinFET 晶体管管技术，14nm 与 22nm 的工艺相比，Skylake 的晶体管缩小到原先的 78%、FinFET 鳍片间距缩减到 70%、SRAM 面积更缩小到 54%。数字一再显示，单位面积内，Skylake 的晶体管数量远高于 Haswell，晶体管密度更高。
工艺升级要解决的大问题是漏电，虽然 Intel 未明确公布 Skylake 漏电控制的数据，但 Intel 曾说明 14nm 的每瓦效能是 22nm 工艺的 2 倍，同为 14nm 工艺的 Skylake 可预期功耗表现会优于 Haswell 才是。
▲这是 Intel 的 22nm 工艺 FinFET 图片，第二代的设计密度比这更高。
特色 2：DDR3、DDR4 无缝接轨
虽然在先前推出的 Haswell-E 平台上，已经可以支持 DDR4 内存。然而 Haswell-E 毕竟是高阶平台，在消费级产品 Skylake 平台上搭载还是比较有指标意义。特别的是，这次 Skylake 平台并非完全向 DDR4 靠拢，而是 DDR3、DDR4 双规格并行，可让主板制造商自行选择要搭配 DDR3 或 DDR4。
双规并行对消费者的好处显而易见，若你是从 Haswell 升级的人，大可不必丢弃你的 DDR3 内存，买张支持 DDR3 的 Skylake 平台主机版即可。如果你是从 DDR2 平台升级，或是要组台新计算机，那直上 DDR4 对未来的支持度更高。将选择权交给消费者，这点设计倒是让人由衷喜欢。
▲图为 DDR4-2133 的 8GB 内存模块，DDR3 与 DDR4 的防呆插槽不同，不可混用。
DDR3、DDR4 选哪个好？
很多人一定会问，到底要选 DDR3 或 DDR4 比较好？个人认为，如果你没预算或平台负担，当然是选择 DDR4 比较好。DDR4 规范早在 2012 年 9 月就大致底定，因此不会碰到规格突然改变的问题。
DDR4 内存相较于前代，有着高频率、低功耗、高带宽与易于超频的特性。普遍来说，DDR4 都是 DDR4-2133 起跳，最高约 DDR4-4000，且多数为 8GB 的大容量模块，4GB 只是过渡产品。但若你只是要组个基本的平台，选 DDR4 的成本可预见会比较高，且内存较难实际感受出效能差异，这数百至千元的价差是否划算，就端看你的选择而定。
特色 3：取消 FIVR，设计交还主板
FIVR 的全名是 Full Integrated Voltage Regulator，全整合型电压调节模块。FIVR 从 Haswell 开始搭载，Broadwell 持续使用，直到 Skylake 处理器才被取消。Intel 满早就透露取消 FIVR 的消息，我们无法得知取消的主因，但大多猜测 FIVR 设计方向没错，但目前技术会导致部分效率不彰，因而 Intel 选择在 Skylake 上取消这设计，然而未来可能会重新使用。
说了这么多那 FIVR 是什么？在 Haswell 时期为了强化处理器供电效率，过往主板必须设计 Core VR、Graphics VR、PLL VR、System Agent VR 等供电模块，并透过这些供电模块提供不同的电压给处理器。Intel 当然会想，如果设计个全能的电压调节模块，并内建于处理器内，会不会让供电更有效率？这就是 FIVR 的设计起源。
事实上，FIVR 对于精确控制电压的确有其效用，并能提高供电效率，主板厂商也不用设计一堆供电模块，简化了设计复杂度。因此你可以看到 Haswell 平台上，主板供电相数 4 相就能用，中高阶版本也不过 8 至 12 相。过往 24 甚至 36 相的供电已经不存在，但取消 FIVR 后会不会再度复苏值得观察。
▲FIVR 是 Haswell 平台开始使用，图中可看出它整合了原先 Ivy Bridge 主板的大量供电模块。供电单一化之后，有助于提升供电效率，但也因为 FIVR 内建于处理器内，因此造成处理器的 TDP 因而提升。
FIVR 的隐忧与缺陷
然而 FIVR 会被取消肯定有其弊病，部分认为 FIVR 增加了处理器设计的复杂程度，毕竟必须将 FIVR 整合于处理器内。其次，主流的处理器 TDP（Thermal Design Power），从 Ivy Bridge 时期的 77W 提升到 84W，据称也是 FIVR 的影响。
此外，先前在 IDF 2015 大会上，有提到 FIVR 在 TDP 仅 4.5W 的 Skylake-Y 中表现不佳，因此可能是 Intel 决定整个架构删除 FIVR 的主因。
特色 4：BCLK 独立，超频更容易
先前 3 项特点对于部分玩家来说可能无感，但 Skylake 让 BCLK 独立，不会像过往与 PCI-E 频率连动，造成超频的瓶颈。虽然处理器倍频依然被锁，但 BCLK 可从 100MHz 超到 133MHz，相较于过去只有 5 至 10% 的超频幅度形成强烈对比。
Skylake 设计革新不仅于此
Skylake 除了上述比较容易理解的 4 项特点外，在 GPU、架构方面还有很多新的设计，举凡 EU 数量增加、供电设计更有效率、强化分支预测器等，都是 Skylake 的设计革新。但碍于篇幅有限，CPU 篇到此做个段落。
整体而言，Skylake 对我们而言不仅有架构上的改变，也有工艺上的提升，对于消费者来说，DDR3 与 DDR4 并存提供了更多的选择空间。对于玩家而言，BCLK 独立强化超频性，也是值得期待的特色。但新设计可能会带来额外的副作用，就如同当年的 FIVR 一般，新的设计会不会有其他问题，过阵子应该就会知道。但目前而言，Skylake 还是值得期待的新产品。
▲Skylake 的特色不仅只有上述 4 点，在 GPU、PCH 甚至是功能方面都有新功能或改进。个人认为，虽然近年处理器规格与效能进步幅度如挤牙膏般，但 Skylake 算是值得试试的产品。毕竟前面的 Haswell Refresh 与 Broadwell 太令人失望了，你说是不是？
GPU 篇
前文提到了Intel新处理器 Skylake 的 4 大特点，包括工艺提升、支持 DDR3 与 DDR4、取消 FIVR、BCLK 独立等功能。当然这仅止于处理器层面的变化，Skylake 平台还有绘图核心的改变，以及主板芯片组的改进。这次让我们来看看，Skylake 在绘图核心有哪些改变。
Intel 这几年处理器的效能增长如挤牙膏般一滴滴被压榨出来，而且绝大多数的增长都是显示核心层面，而非处理器本身的运算效能提升。从 HD Graphics 时代开始，Intel 显示核心的地位逐渐提升，近几年甚至能达到中低阶 NVIDIA 与 AMD 独立显卡的效能表现。
试想，当每颗处理器都有内建不亚于低阶独立显卡的显示效能，何必选择独立显卡呢？一方面可减少耗电量，再者也能释放计算机的可用空间。这次 Skylake 绘图核心主要在架构规模上提升，并且给了它个新的命名原则。
▲Skylake 的处理器分配如上图，最左侧即为绘图核心。
GPU 特色 1：EU 规模暴增
EU 是什么？EU（Eexecution Uunit） 是 Intel 绘图核心基本的运算单位，地位等同于 NVIDIA 的 CUDA Core，以及 AMD 的 ALU（Arithmetic Logic Unit）。过去在 Haswell 上使用的架构为 Gen 7.5，是将 10 个 EU、Thread Dispatch（线程调度器）、Sampler（采样器） 等组件，共同组成 1 组 Subslice。
若将 2 组 Subslice、Fixed function units，加上 L3 Data Cache，就成了完整的运算单元 Slice。因此 Slice 内有 20 个 EU，这也是为什么在 Haswell 上，完整的绘图核心规格都是 20 或 40 个 EU，例如 Core i7-4770K 的 GT2 有 20 个 EU，Core i7-4770R 的 GT3e 是 40 个 EU。至于低阶产品，核心架构肯定是会删减，因此只有 1 组 Subslice 构成 Slice，像是低阶的绘图核心 GT1 就只有 10 个 EU。
▲EU 是基本的运算单位，即便如此，内部还是有许多次层级的组件。
Gen 9 架构换汤不换药
Broadwell 时代进化到了 Gen 8 架构，此时 Slice 内的架构设计略有变化，每组 Subslice 内仅存 8 个 EU。你可能会问，这样效能不就更差了吗？的确，若 Slice 内仅有 2 组 Subslice 的话确实会让效能降低，但 Intel 让 Slice 内增为 3 组 Subslice，让整体的运作效率提升。
▲Gen 7.5 架构内 Subslice 有 10 个 EU，后来到了 Gen 8 时期为了效率，删减为8 个 EU。
为何 Broadwell 重新排列组合后效率会增加？从架构图中我们可以看到，每组 Subslice 内只有 8 个 EU，也就是说每个 Thread Dispatch（线程调度器）、Sampler（采样器） 可以更有效率分配。而运算效能的部分，可以藉由堆栈更多的 Subslice 来达成（也就是更多的 EU），让 Broadwell 运算效能更高。因而在 Broadwell 上，看到的 EU 数量大多是 24 或 48 等等 8 的倍数。
▲Gen 8 与 Gen 9 皆采用 8 个 EU 的配置，并且由增加 Subslice 的总数，来达到提升整体效能的目的。简单来说，就是靠一堆运算单位来堆出效能。
到了 Skylake 时期，绘图核心架构被称为 Gen 8.5 或 Gen 9，从已知的架构来看，设计与 Broadwell 的 Gen 8 相同，差别仅在于显示核心内 Slice 数量最多增加到 3 组，EU 从原本的 24、48 个，增加到最多 72 个。
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |