电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Xilinx实现基于BlockRAM的高效移位寄存器（2） [打印本页]

作者: yuyang911220 时间: 2015-11-21 22:02 标题: Xilinx实现基于BlockRAM的高效移位寄存器（2）

3.对于SDP 以及TDP 模式blockram应用的启发。

对于每一个port在读写都是全双工的。当使用TDP模式时，相当于一个Block RAM可以实现2路同时读，2路同时写的quad portmemory。

设定为read_first模式时，（同时，EN=WE=1）可以产生如下时序：

如此可知，控制每个port的地址位进行递增，便可以实现一个tap（引用altera的概念）

此时的硬件结构如上图

此时的时序如上图

这边需要注意的是，假定一行16个像素，1 与 17 对应。每列的像素需要对齐。
如果地址为16进制，那么1与17会差一个时钟周期，所以地址必须是15进制。
结论，地址位（行像素数-1）进制。

4.使用EN引脚来过渡图像fly-back（个人觉得可以理解为行消隐blanking）而非WE。

在遇到fly-back时我们所需要的时序如下：

当使用WE引脚来做使能时，时序如下:

通过时序图对比直观反映了在使用WE引脚作为选通信号时，会过早的read出下一行第二个数据。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)