标题:
Virtex-5FPGA设计Gbps无线通信技术基站(2)
[打印本页]
作者:
我是MT
时间:
2015-12-7 08:12
标题:
Virtex-5FPGA设计Gbps无线通信技术基站(2)
表2基站中使用的Virtex-5FPGA资源及数量统计
基于Virtex-5FPGA设计的Gbps无线通信基站
图2是设计完成的Gbps无线通信基站基带处理系统硬件实现框图。
图2Gbps无线通信基站基带处理系统硬件实现框图
根据算法需求分析的结果,Gbps基站系统最终以9片LX155T、17片SX95T、1片FX100TFPGA为中心构建。其中用4片SX95T实现8 天线的接收同步/解帧/解时隙,每片FPGA处理2天线;用4片SX95T完成全部8天线的OFDM接收的IFFT及信道估计;用8片SX95T完成4发 8收的MIMO空时译码处理,用8片LX155T完成解调、解交织及LDPC译码;FX100T中的PowerPC440处理器完成MAC层收发数据处理;1片LX155T完成发送的LDPC编码。所有FPGA均采用FF1136封装,由于Virtex-5FPGA采用管脚兼容设计,SXT、LXT和 FXT可以直接替换,降低了PCB设计的工作量,增加了系统应用的灵活性。
ADC使用TI公司的11bit的ADS62P15,DAC使用ADI公司AD9779A,ADC、DAC采样时钟及FPGA工作时钟频率为122.88MHz。
Gbps基站系统的互连设计如下:ADC与同步FPGA间采用差分LVDS连接;各组同步/解帧/解时隙与信道估计/IFFT的FPGA以及空时译码与 LDPC译码FPGA之间直接采用48对差分LVDS连接;其余FPGA互连采用14端口SerialRapdIO交换机实现。Gbps基站系统的结构和接口整体采用高级电信计算架构(ATCA)和SerialRapidIO构建,模块化的结构和基于交换的互连使得系统可以方便地增加基带处理板卡的数量或扩展新的功能模块。
结论
LTE、IMT-Advanced等未来移动通信系统要支持大量的宽带用户和极高的空中接口速率,使用MIMO、OFDM、LDPC等复杂的通信信号处理算法,具有动态可重配置、计算资源动态调度能功能,对基站的计算处理和互连提出了极高的要求。以单平台多系列的Virtex-5系列FPGA为核心设计的 Gpbs无线通信基站,采用基于交换的互连和分组的数据传输机制,可以验证各种未来无线通信所使用的算法与技术,实现Gbps的无线传输通信。
参考文献:
1.B.Johanssonand T. Sundin, "LTE Test bed," Ericsson Review, pp. 9-13,2007.
2.IMT-Advanced推进工作组,IMT-Advanced技术征集通函,2007
3.PingZhang,Xiaofeng Tao, Jianhua Zhang, et al. A Vision from the FuTURE: Beyond 3G TDD. IEEE Communications Magazine Vol.43, Issue 1,Jan 2005:38~44
4.DS100Virtex-5Family Overview,
www.xilinx.com
5.SamFuller著,王勇等译.RapidIO
嵌入式
系统互连[M ]. 北京:电子工业出版社, 2006
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0