标题:
xilinx FPGA block RAM的一个问题
[打印本页]
作者:
yuyang911220
时间:
2016-7-17 23:10
标题:
xilinx FPGA block RAM的一个问题
我在使用xilinx FPGA block RAM时里面涉及到一个问题,地址递增有没有最小的地址建立时间呢?或者说有没有什么理论依据建立这种时序关系,让地址递增最快?
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0