Board logo

标题: [求助]测周期和测频率的转换用VHDL语言能实现吗? [打印本页]

作者: 裴裴    时间: 2007-5-24 10:07     标题: [求助]测周期和测频率的转换用VHDL语言能实现吗?

在数字频率计中,如果想测周期,那么,可以在计数器测量完频率后,经过锁存器的锁存,然后在后面加一个转换模块,将频率转换为周期啊!我编了一个程序,但在仿真的时候显示错误,好象软件不识别除法程序!该怎么呢?

[此贴子已经被作者于2007-5-24 10:08:01编辑过]


作者: caopengly    时间: 2007-5-25 21:56

你要实现数字信号周期计算,事实上就是用一个已知频率的计数器去count一个未知的信号。

当这个未知信号满一个或一定数量的周期后,再看你已知频率计数器的count值,这样就可以推出要测信号的周期了。

除法的实现很简单,你不一定要十进制的除法 ,你可以实现十六进制,八进制等的除法 ,就是移位旧可以了。


作者: 裴裴    时间: 2007-5-28 21:22

我现在在做毕业设计,我做的是一个频率计,我想让频率计既能测频率,又能测周期,现在测频率我会,而周期不就是频率的倒数吗?所以我想能不能在测出频率的计数器后加一个转换模块,将频率取倒数,这样不就得到周期了吗?但我编了,好想软件不识别除法程序.有错误!






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0