Board logo

标题: fpga实列1 [打印本页]

作者: yuchengze    时间: 2016-8-20 12:26     标题: fpga实列1

//Decoder: 3-to 8 decoder with an enable cont
module decoder(y,en,a) ;
output [7:0] y ;
input en ;
input [2:0] a;
reg[7:0] y ;
always @ (en or a)
// EN
A 是敏感信号

if(!en)
//
如果使能信号为低无效

y = 8'b1111_1111 ;

else
case(a)
3'b000 : y = 8'b1111_1110 ;
//
最低位为低

3'b001 : y = 8'b1111_1101 ;
3'b010 : y = 8'b1111_1011 ;
3'b011 : y = 8'b1111_0111 ;
3'b100 : y = 8'b1110_1111 ;
3'b101 : y = 8'b1101_1111 ;
3'b110 : y = 8'b1011_1111 ;
3'b111 : y = 8'b0111_1111 ;
default : y = 8'bx ;
//
否则为不确定信号

endcase
endmodule




欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0