电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助] 几个VHDL的警告错误 [打印本页]

作者: qujjun 时间: 2007-6-4 10:36 标题: [求助] 几个VHDL的警告错误

Warning: LATCH primitive "wal[3]$latch" is permanently disabled

Warning: Design contains 1 input pin(s) that do not drive logic
Warning: No output dependent on input pin "clk"

作者: lsy810809 时间: 2007-6-8 14:04

1。锁存的enable接地了

2。有个输入引脚和内部逻辑无关

3。估计你使用的都是组合逻辑，和时钟无关

随便乱说，高手指正

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)