标题:
声强测试系统中DSP和ADC的接口电路
[打印本页]
作者:
yuyang911220
时间:
2016-10-22 10:42
标题:
声强测试系统中DSP和ADC的接口电路
引言
随着“绿色设计”的兴起和人们对环境保护的意识增强,噪声控制已成为现代工业发展的一项重大任务。而低噪产品设计很大程度上依赖于声强测量。通过测量分析,可以了解产生振动和噪声的原因,从而找到降低噪声的有效途径。过去的声强测试系统中,一般基于单片机技术,数据处理能力差、可扩展空间小,只能实现时域分析。近年来,随着信息处理技术的飞速发展,
DSP
在电子信息、仪器仪表等高科技领域得到了广泛的运用。它具备特有的哈佛结构、多级流水线、硬件乘法器等特征,所以运算速度很快。如果将它运用于声强
测试系统中可实现实时频谱分析,提高测试的精度。而
MAX125
是内部集成采样保持电路和多路选通电路的
ADC
芯片,最多能实现
4
个通道的模拟信号同步采样,非常适合多通道声强数据采集系统。
声强测试系统中的
ADC
模块
声强测试中,噪声信号的频率为
20Hz~20KHz,
且要求系统进行高精度多通道并行采样。根据这方面的要求选择
MAXIM
公司的
MAX125
。它是高速
2x4
通道同步采样
14
位逐次比较型
A/D
转换器芯片,内部集成采样保持电路。在
4
通道工作模式下,
ADC
芯片最高可以支持
76KHz
的高速采样。所以即使在
4
通道同时采样的情况下,它也可以满足声强数据采集的要求。同时,模拟电路十分简单,抗干扰能力强、精度也高。
如表
1
所示,
MAX125
有
8
种通道转换方式,并通过
A0~A3
引脚编程实现。上电时,芯片自动选择
CH1A
作为转换通道。用户可编程选择
CH1A-CH4A
或
CH1B-CH4B
这两组中的任何
4
个通道。
声强测试系统中的
DSP
声强测试系统要进行实时信号分析,要求有较高运算速度,同时信号处理也需要较大缓存空间。在各种算法中,
FFT
变换是基础,也最占时间,所以我们可用
FFT
验证
DSP
速度是否符合要求。在
FFT
变换中,
N
点复数做
FFT
变换约需要
2N
×
Log2N
次实数乘法运算和
3N
×
Log2N
实时加法运算。如果选择
TI
公司的
TMS320VC5409
,它的乘法和加法都是单周期指令,取
N=1024
,不计内存访问和其它时间,则一次
FFT
所需时间为:
10
×
5120
×
10ns
约
0.512ms
。按
4
通道
76KSPS
的采样频率计算,
1024
点的采样时间约为
3.333ms
,可见该
DSP
速度足以满足要求。所以本系统选用
TI
公司的
16
位定点
DSP
—
TMS320VC5409 (TI
公司产品
)
。重要的是它片内具有
32
×
16bit
内部
RAM
,这对提高声强测试系统的整体性能有很大的帮助。
图
1
声强测试系统结构框图
图
2
MAX125
与
C54
的接口电路
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0