电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 基于FPGA的并行DSP芯片实时图像编码平台 [打印本页]

作者: yuyang911220 时间: 2016-11-21 10:58 标题: 基于FPGA的并行DSP芯片实时图像编码平台

引言　　图像压缩技术在现代生活中的地位越来越重要，随着现在的DSP处理数据速度的提高，对传统的图像压缩而言，单片DSP即可达到很好的效果。但由于信息量的增长，尤其是高清晰度等概念的提出，系统的处理数据能力也需要提高，尤其是要求实时图像压缩编码时，单片DSP无法胜任这样的工作，即使是专用芯片也无法达到相应的要求。近十年来DSP技术飞速发展，在DSP主频得到重大突破的同时，其并行技术和外部通信技术也得到了很大的提高。现在各大DSP 厂商所生产的DSP都在数据级和指令级上实现了不同的并行技术，如TI公司的TMS320 C64XX系列和ADI公司的Tiger SHARC系列芯片。本文主要介绍的是采用ADI公司的ADSP-TS201S芯片实现的多DSP系统。
　　ADSP-TS201S的并行技术
　　ADSP-TS201S芯片是ADI公司在2004年推出的一款芯片，具有600MHz的时钟频率，1.67ns的指令周期。ADSP- TS201S芯片通过外部口(External Port)和链路口(Link Ports)两种接口技术对多处理器提供了有力的支持，这种多处理能力有以下特性：
　　·同一条通用总线支持多达8片DSP同时工作；
　　·提供多处理器的分布式总线仲裁逻辑，实现多处理器的无缝连接；
　　·用Link port 实现多处理器间的高速点对点通信。
　　External Port提供了一个统一的地址空间，这个地址空间可以让每个处理器直接访问ADSP-TS201S芯片内部的内存和寄存器。该DSP的分布式总线仲裁逻辑可实现多处理器的无缝连接，并且支持多达八片ADSP-TS201S芯片和一片主处理器同时工作。仲裁逻辑还可以防止一个处理器占用外部总线时间过长。
　　ADSP-TS201S芯片的四个Link Ports端口是多处理器方案的另一条实现路径，Link Ports支持处理器间高达4GB每秒的数据传输速率，每条总线也提供1GB每秒的速率，也就是说四条总线总共提供4.87GB每秒的处理器间通信带宽。
　　共享存储并行DSP系统
　　根据结构的不同，多处理器并行系统可以分为分布式并行DSP系统和共享存储器式并行DSP系统,ADSP-TS201S 均支持这两种并行处理器结构。常见的共享存储并行DSP系统结构如图1所示。
　　共享存储并行DSP系统的优势：由于它采用共享存储结构，所以比较节省存储资源。其次，共享总线节省了总线资源，可以提高系统的资源使用率。最后，也是最主要的，它采用主从式协同工作，使得各处理器分工明确，便于实现和调试。
　　然而考虑到图像编解码时，完全共享存储和总线往往会引起系统资源紧缺，而且在要求大量数据实时处理(如对高清图像、视频编解码)时，完全共享存储不能胜任。同时，采用DSP作为主控制器，不便于以后的系统升级和维护。最后，单一的共享存储式结构在DSP之间的通信方面明显不如分布式。下文介绍的基于FPGA的改进共享存储并行DSP系统，更好的发挥了共享存储并行DSP系统的优势，同时改进了上述缺点。
　　实时图像编码系统实现
　　本系统采用改进的共享存储结构设计，对一般的共享存储并行DSP系统而言具有以下特点：
　　·SP之间采用分布耦合式，更加便于DSP之间的数据交换；
　　·引入DSP簇的概念，采用DSP簇共享存储，解决存储资源瓶颈；
　　·FPGA做主控制器，利于硬件实现并易于维护；
　　·扩展性较强，可以级联以适应更高要求；
　　·采用独立电源供电，减少电源线路对系统线路影响
　　本系统由两部分组成，第一部分为处理部分(Processboard)，第二部分为控制预处理部分(Mainboard)。
　　处理部分结构
　　Processboard由四片ADSP-TS201S组成，DSP之间采用松紧耦合的方式，构成一个灵活高效的多处理单元并行结构。所谓的松耦合是指四片DSP采用Link ports实现双向互联的方式。紧耦合是指两片DSP构成一个簇，DSP的外部总线连在簇总线上,外部存储器也接在簇总线上。外部存储器和各DSP的片内存储器作为共享资源都可以被总线上的DSP访问。这种方式充分利用AD I公司DSP片上无缝连接的优势。Processboard结构图如图2所示。
　　本系统四片DSP拿出三组Link ports资源构成双向十字环连接，另外每片DSP还有一组Link ports与Mainboard连接，用于系统连部分之间的数据通信。这种主芯片近似完全对称的结构有利于PCB的合理布线。所有DSP的数据、地址以及控制信号等均通过一个150针的接口与Mainboard相连，构成一个完整的系统平台。
　　在这样的系统结构中，待处理的信号可以经过Link ports送至Mainboard上的FPGA,或者通过速度更快的LVDS接口经串并转换芯片输入。由于两个簇总线均接至FPGA，故输入数据可以通过 FPGA内部做成数据总线开关，使得两个DSP簇可以“乒乓”读取和处理连续不断输入的待处理信号。处理完成的数据经Link ports送回至Mainboard。对于一个DSP簇，利用紧耦合的方式，用一片8M×32位的SDRAM存放数据块，通过DMA技术可在DSP内核进行信号处理时高速传输数据，提高了实时性并最大限度缓解了总线瓶颈。簇内的DSP及外围设备接口通过32位地址总线互联，映射到统一存储空间。因此对外部存储空间的访问就等同于访问外部接口设备。外部总线工作在100 MHz，单片DSP的总线吞吐率达到1 GB 每秒。
　　控制预处理部分结构
　　Mainboard由两个FPGA和一片ADSP-TS201S组成。系统采用模块化设计，可分为三个模块。控制模块由两个FPGA完成系统的控制功能。后处理模块包括DSP及其外围电路。扩展模块由八个150针的接口组成，完成与Processboard的通信。为扩展存储空间，该系统上包含了四片SRAM和四片16位SDRAM(均分为两组，扩展为32位)，两个FPGA还可以用来做一部分预处理(如JPEG2000图像压缩编码中的小波预处理)。Mainboard结构如图3所示。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)