如题，在verilog语言中的寄存器组实际硬件编程中可不可使用，如reg[9：0]  y[1027：0]；

还是把它做成fifo，写进它自身的ram中啊，我不太明白。谢了。

由于每个逻辑单元中有寄存器，所以reg[9：0]  y[1027：0]就可以寄存了。不用写ram来实现寄存。

你写点程序仿真就知道了。