图2 cic内插
程序设计采用VHDL语言,用 Quartus II 3.0综合后CIC滤波器耗费资源350个LE(Logic Element)。根据Hogenaur的剪除理论在每一级输出时都可以剪除掉最后的若干位。通过信噪比的计算,可确定剪除位数,设计中积分部分每级可以剪除6位,分别取22、28和34位,梳状部分每级剪除1位,分别取14、15和16位,滤波器的输出为13位。采用剪除理论后,消耗的资源为240个LE,资源消耗减少了32%。欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |