标题: ISE 全局时钟缓冲 [打印本页] 作者: yuyang911220 时间: 2017-2-20 20:46 标题: ISE 全局时钟缓冲
module count4(out,reset,clk);
output[1:0] out;
input reset,clk;
reg[1:0] out;
wire clkin;
always @(posedge clkin)
begin
if (reset)
out<=0; //同步复位
else
out<=out+1'b1; //计数
end
mydcm mydcm(
.CLK_IN1(clk),
.CLK_OUT1(clkin),
.CLK_OUT2(),
.RESET(reset)
);
endmodule
一个很简单的计数器，用DCM的一个输出做计数时钟，另一个输出做逻辑分析仪时钟，出现下面错误
ERROR:NgdBuild:924 - input pad net 'clk' is driving non-buffer primitives:
ERROR:NgdBuild:924 - input pad net 'reset' is driving non-buffer primitives
