今天无聊，翻开书偶看到介绍时序部分的东西，觉得其中几个参数缩写所代表的含义应该记住，故写如下文章……

FPGA中的几个基本的重要的时序分析参数：

fMAX（最大时钟频率）：在不违背内部建立时间tsu和保持时间th要求下可以达到的最大时钟频率；

tSU（时钟建立时间）：在寄存器的时钟信号已经在时钟引脚建立之前，经由数据或者使能输入而进入寄存器的数据必须在输入引脚出现的时间长度；(equation:tsu<=tclk-tdelay_max_in)

tH（时钟保持时间）：在寄存器的时钟信号已经在时钟引脚建立之后，经由数据输入或者使能输入而进入寄存器的数据必须在输入引脚保持的时间长度；(equation:th<=tdelay_min_in)

tCO（时钟到输出延时）：时钟信号在寄存器引脚上发生转变以后，在由寄存器馈送信号的输出引脚上获得有效输出所需的最大时间；(equation:tdelay_min_out<=tco<=tclk-tdelay_max_out)

tPD（引脚到引脚延时）：输入引脚上的信号在经由组合逻辑进行处理传输，出现在外部输出引脚上时所需的时间；