电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请教Xilinx Slice使用的问题 [打印本页]

作者: yuchengze 时间: 2017-2-22 11:32 标题: 请教Xilinx Slice使用的问题

在使用ISE进行实现过程中，占用slice的资源较多，如图中所示，想用unrelated logic部分，期望能够将slice资源均衡使用，而折腾了好久，改了好多综合、map等的设置，可都不能使用unrelated logic这部分slice，在网上查过，据说这部分是能用的，现请教各位，看有没有知道这个是怎么设置的，或者通过什么样的方式能够使用到这部分slice的，不胜感激！

截图00.png (10.48 KB, 下载次数: 0)

[url=]

[/url]

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)