电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 物联网硬件平台之最完整的内存测试解决方案 [打印本页]

作者: yuchengze 时间: 2017-2-23 15:10 标题: 物联网硬件平台之最完整的内存测试解决方案

2016年12月，由台湾厂商宏碁、联发科、研华和七大产业联盟共同发起正式宣布成立「亚洲．硅谷物联网产业大联盟」，亚洲硅谷首要的工作就是要推动物联网和创新创业两大主轴。台湾半导体协会理事长卢超群表示『半导体如果只留在IC设计，那绝对会是错的，得往前推进』。正如一些研究报告预测，物联网将大量的应用在未来的M2M，支付系统，运输，产品制造，库存管理，机械监控，装运，牲畜，节能，智能城市，智能建筑，智能能源，智能工业，智能金融和智能健康，因此，我们应该注意新的需求，学会掌握硬件可以发展的智能服务。

过去几十年里，内存发展领域衍生出两个不同的产品线：高速率和低功耗。每个产品线都有着各自特有的功能、应用和价格。然而，对采用可携式电源供电并用以执行复杂操作的高性能低功耗设备的需求正在不断增加。这种需求背后的动力来自新一代医疗设备、手持设备、消费类电子产品、通信系统以及工业控制器，而这些设备正是受物联网(IoT)所驱动。而由于晶体管容量增大，加上位单元不断缩小，内存的面积更容易受工艺变化所造成的瑕疵影响，这种瑕疵就会降低处理器芯片的总产量。因此，要成为IoT设计的优先选择，则内存的发展必须能够让客户不必在性能和功耗之间做取舍。

随着制程的先进以及IC设计愈来愈复杂，内存（RAM、ROM、Embedded Flash、DRAM、Embedded DRAM）在IC产品中的比重已超过百分之五十，存在的缺陷类型（Fault type）愈来愈多、对产品良率的影响也愈来愈大。基于成本以及效能考虑，内建自我测试技术（BIST; Built-In Self Test）便因此产生。传统的做法是针对单一嵌入式内存开发嵌入式测试电路，而现今大部分BIST自动化的EDA工具则局部进化为先人工做小群分块，再针对小群嵌入测试电路以节省电路面积(如图一)

因此厚翼科技特别开发「整合性内存自我测试电路产生环境Brains」，以解决传统设计之不足(如图二图三)。

厚翼科技的内存测试整合性开发环境Brains具有快速导入、检测率高、面积小、测试时间短的优势，Brains是从整体的芯片设计切入，利用硬件架构共享的观念，可以大幅减少测试电路的门数(gate count)。Brains拥有自动化的Mem Located、Clock Tracing、Grouping 与Insertion，只要简单步骤即可完成最复杂的BIST规划(如图四所示)。另外，Brains可以自动判读内存并将其分群、同时支持数个时钟源的内存应用、根据内存的特性选择最适合且有效率的测试算法，大大提高内存测试的良率。Brains的五级到七级的弹性化管线式架构满足高速内存测试的需求。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)