Board logo

标题: 问:CPLD的管脚电平 [打印本页]

作者: hibiscus    时间: 2007-6-28 11:17     标题: 问:CPLD的管脚电平

我用一个按键控制一个led的亮灭。

din口,按键,不按时为0.8v,按下后为2.9v;

pout口,led口,不按时为1.5v,按下后为2.9v;

所以led常亮,当按键按下后亮度加大。怎么使din口无按键时输出为0呢?

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
--*****************************************************************
entity cntr3 is                   --Entity Define Area
    Port (
            din: IN bit;
            Pout: OUT bit
         );
end cntr3;
--******************************************************************
architecture a of cntr3 is        --Achitecture Define Area
BEGIN
    Pout<=din;
end a;


作者: caopengly    时间: 2007-6-28 16:15

使用判断语句,将未按状态设成0,也可以使用状态机来实现。按键为一个状态,输出1,不按建为一个状态输出0;

如果输出0的pin电压还是1.5v,那cpld就有坏的可能了。


作者: hibiscus    时间: 2007-6-29 09:44

谢谢






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0