标题:
台积电建置DFM支持环境,简化65纳米设计
[打印本页]
作者:
yuchengze
时间:
2017-3-24 16:47
标题:
台积电建置DFM支持环境,简化65纳米设计
台积电(TSMC)日前宣布将以芯片
可制造
性设计(Design for Manufacturing,DFM)为主轴,重新整合设计支持产业
生态
环境(Design Support Ecosystem),以协助芯片设计人员简化65纳米芯片设计与成功率。该公司将透过此一生态环境,提供工艺相关的统一格式(DFM Unified Format,DUF)数据,芯片设计人员并可透过该公司提供的
EDA
工具取得这些数据,自行在内部工作站进行DFM分析。 台积电所开发的DUF格式,包含微影制程检查(Lithography Process Check)、化学机械研磨分析(Chemical Mechanical Polishing Analysis)以及关键区域分析(Critical Area Analysis)等DFM工具项目。该公司期望藉此增加芯片设计人员使用DFM工具的便利性,并进一步提高进行DFM分析的作业及管理效率。芯片设计人员可以下载经过加密并以DUF格式编写的台积电DFM数据套件(DFM Data Kit,DDK),并直接在各自的公司内部工作站,使用通过台积电验证的DFM工具进行DFM分析,并产生一致的分析结果。 而该设计生态环境是台积电与设计相关合作伙伴,经过一年的密切合作所建置完成,主要目标即是为缩短65纳米工艺产品的设计时程。台积电与包括Anchor Semiconductor、Cadence、Clear Shape Technologies、Magma、Mentor Graphics、Ponte Solutions、Predictions Software以及Synopsys等EDA厂商合作进行其DFM工具验证,确保这些工具产生的DFM数据仿真分析结果与该公司的结果一致;工具模拟分析的效能(Run-time performance)以及简便的操作接口(User friendliness)也是通过验证的重要指标。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0